本文对BUFG/BUFGCE/BUFH/BUFHCE简单介绍，便于后续查看。原语的使用：在vivado中找到所要用的原语，直接将其实例化到设计中即可。文章目录BUFGBUFGCEBUFHBUFHCEBUFMRBUFRBUFMRCEIBUFIBUFDS下图为7系列FPGA时钟架构图：BUFG全局时钟缓冲。它的输入是IBUFG的输出，BUFG的输出到达FPGA内部的IOB、CLB、选择性块RAM的时钟延迟和抖动最小。BUFG连接的是芯片中的专用时钟资源，能减少信号的传输延时，提高驱动能力。BUFG可以到达设备上的任何时钟点。注意：如果内部产生的时钟，只在局部模块使用，可以考虑不使用BUFG。一个B