北邮22信通一枚~跟随课程进度更新北邮信通院数字系统设计的笔记、代码和文章持续关注作者迎接数电实验学习~获取更多文章，请访问专栏：北邮22级信通院数电实验_青山如墨雨如画的博客-CSDN博客目录一.代码部分1.1 counter_24.v1.2 divide.v1.3 debounce.v二.管脚分配三.实验效果一.代码部分1.1 counter_24.vmodulecounter_24( inputclk,rst,hold, output[8:0]seg_led_1, output[8:0]seg_led_2, outputreg[7:0]led); wireclk_lh; wirehold
一、简介 关于时序分析和约束的学习似乎是学习FPGA的一道分水岭，似乎只有理解了时序约束才能算是真正入门了FPGA，对于FPGA从业者或者未来想要从事FPGA开发的工程师来说，时序约束可以说是一道躲不过去的坎，所以这个系列我们会详细介绍FPGA时序分析与约束的相关内容。 我们在设计FPGA的时候往往是进行多方面性能的权衡来实现设计的最优化，在可实现的情况下，我们一般会期望处理速率越快越好，但是与理论不同，在实际的硬件设计的时候，一个逻辑上正确的设计仍然会因为现实世界中的实现问题而失败！二、基础知识 你总得知道点什么，我们才能继续聊下去。2.1组合电路时序FPGA时序分
0x00XOR运算在2的补码加减法中的应用2的补码加减法的特点是，当从某个数中减去负数时，将其转换为正数的加法来计算，并将减去正数的情况转换为负数的加法来计算，从而将所有减法运算转换为加法运算。在这种情况下，两个数的加法运算中产生进位的情况是在加法位的所有位都为1时。换句话说，可以使用AND门来检测产生进位的情况。在两个数的加法运算中，进位传播的情况是在加法位的两个位中只有一个被设置为1时。这是因为从较低位传递上来的进位位会再次传递到下一个位，因此可以使用XOR门来检测进位传播的情况。carry-generatefunciton：carry-propagatefunction：0x01BCD运
一个基于FPGA的永磁同步伺服控制系统，利用Verilog语言在FPGA上实现了伺服电机的矢量控制、坐标变换、电流环、速度环、位置环以及电机反馈接口。这个系统具有很高的研究价值。涉及到的知识点和领域范围主要包括：FPGA（现场可编程门阵列）、永磁同步伺服控制系统、矢量控制、坐标变换、电流环、速度环、位置环、电机反馈接口、Verilog语言。延申科普：FPGA（现场可编程门阵列）是一种可编程逻辑器件，可以通过重新编程来实现不同的电路功能。它具有高度的灵活性和可重构性，被广泛应用于数字电路设计和嵌入式系统中。永磁同步伺服控制系统是一种用于控制永磁同步电机的系统，它通过精确的控制电流、速度和位置来实
FPGA中的条件选择语句——case在FPGA设计中，条件选择语句是非常重要的语法结构。其中一种形式是case语句。case语句用于在多种条件之间进行选择，是实现组合逻辑的基本构件之一。本文将详细讲述FPGA中的case语句。case语句的格式如下所示：case(expression)case_value_1:statement(s);case_value_2:statement(s);...case_value_n:statement(s);default:statement(s);endcase其中，expression是一个变量或表达式，用于选择case子句。case_value_i是可
文章目录一、售货机功能二、售货机状态分析及模块划分三、代码实现四、上板验证一、售货机功能此自动售货机模拟基于EP4CE6F17C8开发板实现，用按键，led灯，数码管表示各个输入输出功能：此自动售货机可以选择A（三元）与B（五元）商品且选择商品数量，一次可以投1块与5块钱。当投币数量满足商品价格时则能出货，且退款额外支付，在任意阶段皆可以取消支付并退款。二、售货机状态分析及模块划分IDLE（初始状态）：key3确认进入GOODS状态GOODS（选择商品状态）：key1选择A商品（3元），led0亮，key2选择B商品（5元），led2亮，key3确认进入NUM状态NUM（选择商品数量状态）：k
关于FPGA入门实验2——二进制到格雷码的转换的一个记录实验中作用到的仪器信息：芯片商家：ALTERA编程软件：QuartusII试验箱上的芯片型号：EP4CE6E22C8N快速导航🚀题目一、二进制转换为格雷码二、软件仿真三、硬件箱实验1、分析与代码2、编译3、引脚分配4、接线与烧录5、实验结果🚀题目用Verilog语言设计一个4位的二进制格雷码转换电路并使用实验箱进行验证一、二进制转换为格雷码格雷码(循环二进制单位距离码)是任意两个相邻数的代码只有一位二进制数不同的编码，它与奇偶校验码同属可靠性编码。4位二进制数与格雷码一一对应如下：由上图可以看到：从对应的n位二进制码字中直接得到n位格雷码
目录DDS实现原理DDS整体设计框图QuartusII仿真modelsim仿真顶层代码DDS实现原理DDS(DirectDigital FrequencySynthesizer)直接数字频率合成器,也可叫DDFS。 DDS是从相位的概念直接合成所需波形的一种频率合成技术。 不仅可以产生不同频率的正弦波,而且可以控制波形的初始相位。 主要构成： 内部：相位累加器，正弦查找表 外围：DAC，LPF(低通滤波器)工作过程1、将存于ROM中的数字波形，经DAC，形成模拟量波形。 2、改变寻址的步长来改变输出信号的频率。 步长即为对数字波形查表的相位增量。由累加器对相位增量进行累加,累加器的值作为查
千兆以太网芯片88E1111RGMII模式的FPGA驱动实现在网络应用领域，千兆以太网已经成为主流，而88E1111作为一款先进的千兆以太网芯片，其驱动实现对于网络设备的性能和稳定性有着至关重要的影响。本文将介绍在RGMII模式下，如何实现88E1111芯片在FPGA上的驱动。一、准备工作首先我们需要了解RGMII模式与MII模式的区别。RGMII（ReducedGigabitMediaIndependentInterface）模式是在MII模式基础上的改进，在保持MII模式信号引脚数目不变的情况下，提高线速率。RGMII模式需要8个引脚来传输数据，其中TXC和RXC作为时钟信号，TXD03和
CRC校验原理与FPGA实现（含推导过程）写在前面一、CRC校验原理1.1CRC校验基本概念1.2CRC校验计算1.2.1发送端CRC校验码计算1.2.1.1CRC校验码计算方法1.2.1.2CRC校验码计算例子1.2.2接收端CRC校验1.2.2.1校验通过1.2.2.2数据段出错1.2.2.3CRC校验码段出错二、CRC校验电路设计2.1串行CRC校验电路推导2.1.1长除法电路推导2.1.2线性移位法电路推导2.1.3串行CRC校验小结2.2并行CRC校验电路推导（单个时钟出结果）三、RTL级代码3.1长除法串行CRC校验RTL级代码3.2线性移位寄存器法串行CRC校验RTL级代码3.3
