目录1.FDMA的好处2.AXI4-FULL时序分析3.FDMA逐行代码分析4.FDMA仿真时序分析1.FDMA的好处想要玩儿Xilinx系列FPGA（包括zynq），AXI4总线是绕不开也不得不跨的坎儿，无论是纯FPGA的内部互联还是zynq的PL与PS的互联，AXI4总线都发挥着主导作用，Xilinx系列FPGA之所以市场占有率如此之高，很大的一个因素就是他成功的引入了AXI4总线，可别是在zynq里体现得淋漓尽致，有了AXI4总线，就有了地址的映射，从而使得SDK能通过AXI4总线达到软件控制硬件的完美方案。好了，扯远了。米联客FDMA之所以让我喜欢，是因为他解决了初学者快速入门AXI4
米联客的FDMA数据缓存方案发布也有五六年了，但真正能熟练使用的兄弟却很少，其实还是没有好的例程作为参考和同熟易懂的讲解，这里我做如下解析：FDMA部分：这部分是米联客封装了用户接口的AXI4-FULL协议代码，我之前写过一篇文章，逐行讲解这个模块，感兴趣的兄弟可以去参考FDMA代码逐行讲解米联客官方的FDMA3.1封装的IP做得不咋地，我这里对IP做了重新封装，如下：这里的AXI数据位宽并不是任意设置的，比如设置为110，这是非法的，米联客原来的IP并没有意识到这一点，也没有提示用户，所以我修改为可选项如下：根据AXI4协议，AXI4数据位宽必须与内存相映射，说人话就是必须是8的倍数；且最大
米联客的FDMA数据缓存方案发布也有五六年了，但真正能熟练使用的兄弟却很少，其实还是没有好的例程作为参考和同熟易懂的讲解，这里我做如下解析：FDMA部分：这部分是米联客封装了用户接口的AXI4-FULL协议代码，我之前写过一篇文章，逐行讲解这个模块，感兴趣的兄弟可以去参考FDMA代码逐行讲解米联客官方的FDMA3.1封装的IP做得不咋地，我这里对IP做了重新封装，如下：这里的AXI数据位宽并不是任意设置的，比如设置为110，这是非法的，米联客原来的IP并没有意识到这一点，也没有提示用户，所以我修改为可选项如下：根据AXI4协议，AXI4数据位宽必须与内存相映射，说人话就是必须是8的倍数；且最大
