草庐IT

基于FPGA的数字时钟的设计课设(HUAT)

目录前言一、数字时钟课设目标二、部分代码1.clock.v代码的编写2.完整代码3.仿真代码总结前言学校黄老师的FPGA的设计课设,最后的课设为数字时钟,实现分时的计数功能,带有整点报时,按键调节的功能,供电子类学生学习和参考。一、数字时钟课设目标l基本要求1、能进行正常的时、分、秒计时功能,分别由6个数码管显示24小时、60分钟、60秒钟的计数器显示。2、能利用实验系统上的按键实现“校时”“校分”功能:⑴按下“SA”键时,计时器迅速递增,并按24小时循环,计满23小时后回“00”;⑵按下“SB”键时,计分器迅速递增,并按59分钟循环,计满59分钟后回“00”,但不向“时”进位;⑷要求按下“S

基于FPGA的数字时钟的设计课设(HUAT)

目录前言一、数字时钟课设目标二、部分代码1.clock.v代码的编写2.完整代码3.仿真代码总结前言学校黄老师的FPGA的设计课设,最后的课设为数字时钟,实现分时的计数功能,带有整点报时,按键调节的功能,供电子类学生学习和参考。一、数字时钟课设目标l基本要求1、能进行正常的时、分、秒计时功能,分别由6个数码管显示24小时、60分钟、60秒钟的计数器显示。2、能利用实验系统上的按键实现“校时”“校分”功能:⑴按下“SA”键时,计时器迅速递增,并按24小时循环,计满23小时后回“00”;⑵按下“SB”键时,计分器迅速递增,并按59分钟循环,计满59分钟后回“00”,但不向“时”进位;⑷要求按下“S