MMCM与PLL​UltraScale器件中时钟管理模块(CMT)包含mixed-modeclockmanager(MMCM)和phase-lockedloops(PLLs)。PLL主要用来生成I/O时钟，也包含一部分MMCM的功能。​其中MMCM输出时钟相位调整语VCO频率相关。MMCME4_ADV原语​MMCM原语包含MMCME3_BASE和MMCME3_ADV，在UltraScale+器件中MMCME4替代MMCME3。UltraScale+器件MMCM原语包含MMCME4_BASE和MMCME4_ADV。​MMCME4_BASE实现基本MMCM功能。MMCME4_ADV除了能实现MMC

目录MMCM结构MMCM输出频率的动态调整参考设计参考设计概述MMCM_DRP模块的端口MMCM_DRP模块的参数MMCM_DRP的状态机实验内容参考资料MMCM结构MMCM的结构见UG472的Figure3-2。时钟方面：CLKIN1为输入的Primary时钟，CLKIN2为输入的Secondary时钟，CLKOUT0~6为输出时钟，CLKFB为反馈时钟。频率方面：D为输入时钟的分频器，O0~O6为输出时钟的分频器（O0支持小数分频），M为反馈时钟的分频器（支持小数分频）。时钟频率按照下式计算：CLKOUT0=CLKIN1/2×M/D/O0MMCM输出频率的动态调整从IPIntegrator