目录一.前言 二.leetcode160. 相交链表 1.问题描述2.问题分析与求解三.leetcode141. 环形链表1.问题描述2.代码思路 3.证明分析 下一题会用到的重要小结论：四.leetcode142. 环形链表II1.问题描述2.问题分析与求解Judgecycle接口：方法一：方法二： 一.前言 单链表和带环单链表OJ题是笔试面试常考的题目,本期是关于带环单链表基础题的刷题小笔记(前两个题的求解过程可以用于求解第三个题哦!)二.leetcode160. 相交链表 leetcode链接：160.相交链表-力扣（Leetcode）1.问题描述给你两个单链表的头节点的地址 headA

基于Quartuesii和Modelsim的FIR滤波器仿真基于Quartuesii和Modelsim的FIR滤波器仿真设计需求设计思路设计过程MATLAB生成测试数据利用filterdesigner工具设计FIR滤波器在Quartuesii中编写FIR滤波器模块基于Quartuesii和Modelsim的FIR滤波器仿真设计需求本设计需要实现基于FPGA的FIR低通滤波，采样频率5MHz，截止频率100kHz，利用Matlab设计FIR滤波器系数，并生成测试数据保存至txt文件。在Quartuesii中编写FIR滤波器模块，联合Modelsim进行功能仿真，观察滤波效果。设计思路本设计分为两

今天的路劲问题，思想和昨天的爬楼梯一样，主要还是找到你这个位置是怎么来的，到达dp[i][j]的方法由到达dp[i-1][j]的方法再加上到达dp[i][j-1]的方法和。在初始化时，当i=0或者j=0时，到达他们的只有一条路劲，就是直走，所以对它进行初始化。63.不同路径II加了一个障碍物进去，加障碍物进去后，其实就是多了一个条件，就是到达这个点的方法为0，所以在原来的基础上加上如果遇到障碍物，那么dp[i][j]就等于0，加上这个条件就可以了。具体直接看代码：62. 不同路径一个机器人位于一个 mxn 网格的左上角（起始点在下图中标记为“Start”）。机器人每次只能向下或者向右移动一步。

思路大家如果刚接触这样的题目，会有点困惑，当前的状态我是偷还是不偷呢？仔细一想，当前房屋偷与不偷取决于前一个房屋和前两个房屋是否被偷了。所以这里就更感觉到，当前状态和前面状态会有一种依赖关系，那么这种依赖关系都是动规的递推公式。当然以上是大概思路，打家劫舍是dp解决的经典问题，接下来我们来动规五部曲分析如下：1确定dp数组（dptable）以及下标的含义dp[i]：考虑下标i（包括i）以内的房屋，最多可以偷窃的金额为dp[i]。2确定递推公式决定dp[i]的因素就是第i房间偷还是不偷。如果偷第i房间，那么dp[i]=dp[i-2]+nums[i]，即：第i-1房一定是不考虑的，找出下标i-2（

目录一、新建工程设计半加器半加器的仿真二、利用两个半加器设计全加器全加器仿真三、硬件测试运行结果软件基于quartusII13.1版本，开发板基于IntelDE2-115。一、新建工程设计半加器1.新建并命名工程2.选择芯片型号3.新建半加器原理图4.两个input、output，一个AND2元件和一个XOR元件并连线选中并双击下面区域空白处选择元件5.保存并编译6.将该半加器.bdf文件设置成可调用元件半加器的仿真1.新建一个.vwf文件双击空白处2.添加接口3.自定义input波形并编译（出现问题可参考解决仿真报错Error:(vsim-19)Failedtoaccesslibrary）二

1.建工程文件存放路径。先在某个盘下新建一个存放工程的文件夹，名字最好用英文，不要出现空格。2.新建工程。打开QuartusII软件（我用的是9.1版本），File——>NewProjectWizard...，直接Next后填写自己工程要存放的路径，我这里存放在D:\FPGA\work目录下，工程名自己起一个，第三个空尽量别改动（填写完第二个空，第三个空会同步），下一步。选择自己要设计的可用设备。这里就可以点Finish完成了，因为后面Next下去也不用改动。到这里工程就建完了。3.新建原理图文件。File——>New弹出如下窗口，选择BlockDiagram/SchematicFile新建框

今天的路劲问题，思想和昨天的爬楼梯一样，主要还是找到你这个位置是怎么来的，到达dp[i][j]的方法由到达dp[i-1][j]的方法再加上到达dp[i][j-1]的方法和。在初始化时，当i=0或者j=0时，到达他们的只有一条路劲，就是直走，所以对它进行初始化。63.不同路径II加了一个障碍物进去，加障碍物进去后，其实就是多了一个条件，就是到达这个点的方法为0，所以在原来的基础上加上如果遇到障碍物，那么dp[i][j]就等于0，加上这个条件就可以了。具体直接看代码：62.不同路径一个机器人位于一个mxn网格的左上角（起始点在下图中标记为“Start”）。机器人每次只能向下或者向右移动一步。机器人

目录文章目录前言一、概述二、实例化的QuestII操作1.添加.v文件2、编写xuehao.v和testbench 3、testbench—SMG.vt的添加前言    本博客介绍如何在QuestusII在一个工程中调用其他工程中已经写好的.v文件，也就是实例化语句。需要博客和参考书籍只是讲解了实例化语句的使用方法，关系如何在QuestusII中调用相关文件的实际操作介绍甚少。     本人也是在实际和摸索中找到了正确的方法，被卡了很久。此时，即是一个学习记录，也希望帮助到遇到同样问题的EDA初学者。 一、概述     本文以一个实例为例进行数码管的一个实例进行实例化语句的讲解。     首先

这篇文章是基于之前FX3实现FPGA与USB3.0通信的内容。本人新手，写的不好如有错误请原谅。今天来记录一下官方文档的学习。 一、基本信息讲解1.1GPIFIIDesigner和CYUSB3014芯片是什么？①GPIFIIDesigner是一个用来配置FX3的GPIFII接口的软件，如图所示，通过正确的配置，使遵从GPIFII接口协议的外部处理器（如FPGA）和FX3通信，进而通过USB3.0与外部设备通信。比如AD采集数据经FPGA、FX3、通过USB3.0将数据传输至PC机。②FX3芯片内部集成了200MhzARM9内核，具有一个可进行完全配置的并行通用可编程接口GPIFII，它可与任何

文章目录一.原理图输入实现全加器1.新建工程2.新建半加器原理图文件3.新建半加器波形文件4.新建全加器原理图文件5.新建全加器波形文件6.硬件绑定及下载测试二.Verilog语言实现全加器1.新建工程2.新建Verilog文件3.新建波形文件三.总结四.参考链接一.原理图输入实现全加器1.新建工程点击File->NewProjectWizard…选择开发板选择仿真软件2.新建半加器原理图文件点击File->New->BlockDiagram/SchematicFile在工具栏选择相应元件，组成如下线路将该文件保存为half_adder.bdf，并点击如下图标进行编译若产生报错，则线路存在问题