一、需求要实现高速AD/DA的数据采集，并发送到高性能arm核进行数据处理；方案RK3399+pcie+FPGA+AD/DA。二、器件介绍一、RK3399RK3399是一款低功耗、高性能处理器，用于计算、个人移动互联网设备和其他智能设备应用。基于Big.Little架构，它将双核Cortex-A72和四核Cortex-A53与单独的NEON协处理器集成在一起。许多嵌入式功能强大的硬件引擎为高端应用程序提供了优化的性能。RK3399支持多格式视频解码器，包括H.264/H.265/VP9，可达4Kx2K@60fps，特别是，H.264/H265解码器支持10比特编码，并且还通过以下方式支持H.2
一、需求要实现高速AD/DA的数据采集，并发送到高性能arm核进行数据处理；方案RK3399+pcie+FPGA+AD/DA。二、器件介绍一、RK3399RK3399是一款低功耗、高性能处理器，用于计算、个人移动互联网设备和其他智能设备应用。基于Big.Little架构，它将双核Cortex-A72和四核Cortex-A53与单独的NEON协处理器集成在一起。许多嵌入式功能强大的硬件引擎为高端应用程序提供了优化的性能。RK3399支持多格式视频解码器，包括H.264/H.265/VP9，可达4Kx2K@60fps，特别是，H.264/H265解码器支持10比特编码，并且还通过以下方式支持H.2
2021年底的12代酷睿就率先支持了PCIe5.0，去年AMD的锐龙7000也加入了，至此PCIe5.0生态的硬件基础没问题了，就是PCIe5.0硬盘实在稀少，而且价格还很贵。存储厂商当前的一大重点显然是推更多的PCIe5.0硬盘，但是下一代标准的产品也在路上了，第三大闪存供应商铠侠日前透露，他们2021年首发了PCIe5.0硬盘，现正在向PCIe6.0硬盘进发，这是他们的研发重点之一。铠侠还给出了产品问世的时间点，可能是2026年，也就是三年之后。至于PCIe6.0硬盘具体的指标，铠侠没有提及，但是PCIe6.0标准在2022年1月份正式发布了，改用全新的PAM4脉冲调幅信令，x1通道速率6
2021年底的12代酷睿就率先支持了PCIe5.0，去年AMD的锐龙7000也加入了，至此PCIe5.0生态的硬件基础没问题了，就是PCIe5.0硬盘实在稀少，而且价格还很贵。存储厂商当前的一大重点显然是推更多的PCIe5.0硬盘，但是下一代标准的产品也在路上了，第三大闪存供应商铠侠日前透露，他们2021年首发了PCIe5.0硬盘，现正在向PCIe6.0硬盘进发，这是他们的研发重点之一。铠侠还给出了产品问世的时间点，可能是2026年，也就是三年之后。至于PCIe6.0硬盘具体的指标，铠侠没有提及，但是PCIe6.0标准在2022年1月份正式发布了，改用全新的PAM4脉冲调幅信令，x1通道速率6
作为CPU与存储之间的连接通道，PCIe自推出以来始终扮演着重要的作用。随着大数据分析、视频渲染等技术的飞速发展，PCIe6.0标准于去年初正式发布，相比较上一代PCIe5.0规范，带宽再次翻倍，达到了64GT/s。虽说PCIe6.0发布并未引起太多用户的关注，但作为CXL3.0软件栈协议规范的物理连接承载平台，PCIe6.0将真正承载起CPU与GPU（AI加速器）、CPU与DPU（智能万卡NIC）、以及CXL内存模块（可以理解为其他CPUDDR内存）的连接，成为异构计算架构下数据交互的高速公路。PCIe技术，数据交互的高速公路PCIe总线的前身是PCI（PeripheralCompon
作为CPU与存储之间的连接通道，PCIe自推出以来始终扮演着重要的作用。随着大数据分析、视频渲染等技术的飞速发展，PCIe6.0标准于去年初正式发布，相比较上一代PCIe5.0规范，带宽再次翻倍，达到了64GT/s。虽说PCIe6.0发布并未引起太多用户的关注，但作为CXL3.0软件栈协议规范的物理连接承载平台，PCIe6.0将真正承载起CPU与GPU（AI加速器）、CPU与DPU（智能万卡NIC）、以及CXL内存模块（可以理解为其他CPUDDR内存）的连接，成为异构计算架构下数据交互的高速公路。PCIe技术，数据交互的高速公路PCIe总线的前身是PCI（PeripheralCompon
EP设备驱动架构EP设备驱动，主要运行在RC侧，用于控制总线地址上的数据传输使用，提供给应用层接口，应用层调用此接口完成数据传输，主要的分层结构如下RC侧包含RC控制器驱动和EP设备驱动EP侧包含EP控制器驱动和EP端口驱动(无需关心，一般厂商提供)实现的主要是EP设备驱动EP侧Block图主要分三层PCI控制器层、EP中间层、EP功能层pci-epf-test.c是EP功能层驱动以上驱动不在本文分析范围RC侧驱动代码原理主要完成数据地址的拷贝，支持DMA数据传输pci-endpoint-test设备驱动这个驱动是TI写的,用于TI芯片进行PCIE级联使用，其他的平台可以参考此驱动进行移植调试
EP设备驱动架构EP设备驱动，主要运行在RC侧，用于控制总线地址上的数据传输使用，提供给应用层接口，应用层调用此接口完成数据传输，主要的分层结构如下RC侧包含RC控制器驱动和EP设备驱动EP侧包含EP控制器驱动和EP端口驱动(无需关心，一般厂商提供)实现的主要是EP设备驱动EP侧Block图主要分三层PCI控制器层、EP中间层、EP功能层pci-epf-test.c是EP功能层驱动以上驱动不在本文分析范围RC侧驱动代码原理主要完成数据地址的拷贝，支持DMA数据传输pci-endpoint-test设备驱动这个驱动是TI写的,用于TI芯片进行PCIE级联使用，其他的平台可以参考此驱动进行移植调试
TX测试一: GEN1、2、3采用自动化测试：1.点击infinum软件中Analyze->AutomatedTestApps->D9050PCICPCIExpressGen5TestApp，进入自动化测试界面； 2.SetUp窗口：PCIE5.0->CEM-EndPointTests->DeviceDefinition->勾选5G的-3.5dB&-6dB->选择8G的P03.SelectTest界面将DeviceDefinition设置的测试项全部勾选：4.Run界面，点击Run按钮；注意示波器屏幕弹窗提醒，确认对应的速率，按CEM板卡上按键使测试的码型和实际速率保持一致。5.GEN3_P0
TX测试一: GEN1、2、3采用自动化测试：1.点击infinum软件中Analyze->AutomatedTestApps->D9050PCICPCIExpressGen5TestApp，进入自动化测试界面； 2.SetUp窗口：PCIE5.0->CEM-EndPointTests->DeviceDefinition->勾选5G的-3.5dB&-6dB->选择8G的P03.SelectTest界面将DeviceDefinition设置的测试项全部勾选：4.Run界面，点击Run按钮；注意示波器屏幕弹窗提醒，确认对应的速率，按CEM板卡上按键使测试的码型和实际速率保持一致。5.GEN3_P0
