前两章分别介绍了Tricore内核的CSA机制和上下文切换的具体实现方法。这章主要讲用Trap机制来调用上下文切换函数（OSCtxSw()），以及系统时钟的实现等内容。本文先来讲Tricore的Trap机制。**********************
第一次接触Tricore,学习下从芯片上电到运行到main函数的过程，本文以TC36X为例，具体可参考英飞凌官方的Infineon-AURIX_TC3xx_Part1-UserManual-v02_00-EN首先Tricore类似三星的MPU，有一段自带的BROM，这段FLASH中存储了一段固化的启动代码，称为StartupSofrware(SSW),这个意味着这段代码是英飞凌出厂就烧进去的，且无法覆盖。然后SSW什么时候执行呢?当然是RESET的时候，英飞凌把RESET分为三种:Cold(initial)power-onreset上电复位，一切都处于初始状态Systemreset触发源为内部
第一次接触Tricore,学习下从芯片上电到运行到main函数的过程，本文以TC36X为例，具体可参考英飞凌官方的Infineon-AURIX_TC3xx_Part1-UserManual-v02_00-EN首先Tricore类似三星的MPU，有一段自带的BROM，这段FLASH中存储了一段固化的启动代码，称为StartupSofrware(SSW),这个意味着这段代码是英飞凌出厂就烧进去的，且无法覆盖。然后SSW什么时候执行呢?当然是RESET的时候，英飞凌把RESET分为三种:Cold(initial)power-onreset上电复位，一切都处于初始状态Systemreset触发源为内部
1.TriCore与中断的简介 TriCore是德国英飞凌科技公司旗下的第一个为实时嵌入式系统而优化的统一的、32位的微控制器-DSP（DigitalSignalProcessing）处理器架构。TriCore的ISA（InstructionSetArchitecture），即指令集体系结构，将微控制器的实时能力、DSP的计算能力以及RISC（ReducedInstructionSetComputing）负载/存储体系结构的高性能/价格特性，结合在了一个紧凑的可重编程核心中。中断（Interrupt），指在计算机运行过程中，出现某些意外情况需主机干预时，机器能自动停止正在运行的程序并转入处理新
1.TriCore与中断的简介 TriCore是德国英飞凌科技公司旗下的第一个为实时嵌入式系统而优化的统一的、32位的微控制器-DSP（DigitalSignalProcessing）处理器架构。TriCore的ISA（InstructionSetArchitecture），即指令集体系结构，将微控制器的实时能力、DSP的计算能力以及RISC（ReducedInstructionSetComputing）负载/存储体系结构的高性能/价格特性，结合在了一个紧凑的可重编程核心中。中断（Interrupt），指在计算机运行过程中，出现某些意外情况需主机干预时，机器能自动停止正在运行的程序并转入处理新
