参考：pg182-UltraScaleFPGAsTransceiversWizardv1.7参考：UG576-UltraScaleArchitectureGTHTransceivers此工程使用xilinxZU9eg，下图为gth的channel选择。复位模块gtwiz_reset_clk_freerun_in:复位控制器辅助块的自由运行时钟，要启用此模块，必须提供此时钟gtwiz_reset_all_in：复位TX和RX的PLL和Datapath。复位状态机是由其下降沿初始化的。gtwiz_reset_tx_pll_and_datapath_in:复位TX的PLL和Datapath.gtwi

参考：pg182-UltraScaleFPGAsTransceiversWizardv1.7参考：UG576-UltraScaleArchitectureGTHTransceivers此工程使用xilinxZU9eg，下图为gth的channel选择。复位模块gtwiz_reset_clk_freerun_in:复位控制器辅助块的自由运行时钟，要启用此模块，必须提供此时钟gtwiz_reset_all_in：复位TX和RX的PLL和Datapath。复位状态机是由其下降沿初始化的。gtwiz_reset_tx_pll_and_datapath_in:复位TX的PLL和Datapath.gtwi

ZynqUltraScale+MPSoC系列是Xilinx新一代Zynq平台。在FPGA里有完整的ARM处理（PS），包含了四核或双核Cortex-A53处理器，处理器子系统中有DDR内存控制器等大量的外设，在FPGA中完全独立于可编程逻辑单元（PL）如果暂时没有用到PL部分，PS也能单独工作，相当于可以当成一个ARM来用了（以前的不行）。ARM也包含USB3.0控制器，这是实现USB3.0DEV的关键，根据官方手册(ug1085)描述，USB主(Host)从(Device)以及OTG模式都能实现。1.Vivado开发步骤接下来介绍本工程的vivado开发步骤，其中省略了一些不必要的操作：先来