平台：vivado2017.4最近在验证一个单独的模块时，希望可以在线实时改变内部寄存器的值。经过分析发现，VIVADO的VIO可以完美解决我的这个问题。下面来看看官方介绍。VIO它可以实时监控和驱动FPGA内部的信号，输入和输出端口的数量和宽度是可以设置的。因为VIO核心与被监控和驱动的设计是同步的，因此应用于设计的时钟约束也会应用于VIO。下面我们用VIO来监控模块IIC_JFM24C512的动作。此模块是一个EEPROM控制模块。这里使用VIO来给EEPROM写入数据，和读出数据。在IPCatalog中搜索VIO。这里我们分析EEPROM控制模块，我们需要监视的地方就是EEPROM读出的

文章目录前言一、IP核的介绍二、VIO核1.作用2.调用方法总结前言提示：本篇文章所使用的软件为Vivado2018.3：以四选一数据选择器为例，使用veriloghdl语言以及Vivado自带的VIO,IP来实现功能提示：以下是本篇文章正文内容，下面案例可供参考一、IP核的介绍IP核有三种不同的存在形式：HDL语言形式，网表形式、版图形式。分别对应我们常说的三类IP内核：软核、固核和硬核。软核就是RTL代码，方便修改。固核是综合后的网表，不宜修改。硬核就是经过完整后端设计的掩模，基本不能修改。简单来说，就是相当于嵌入式开发调用的库文件。下面以VIO核为介绍，简单阐述IP的调用方法二、VIO核

文章目录前言一、IP核的介绍二、VIO核1.作用2.调用方法总结前言提示：本篇文章所使用的软件为Vivado2018.3：以四选一数据选择器为例，使用veriloghdl语言以及Vivado自带的VIO,IP来实现功能提示：以下是本篇文章正文内容，下面案例可供参考一、IP核的介绍IP核有三种不同的存在形式：HDL语言形式，网表形式、版图形式。分别对应我们常说的三类IP内核：软核、固核和硬核。软核就是RTL代码，方便修改。固核是综合后的网表，不宜修改。硬核就是经过完整后端设计的掩模，基本不能修改。简单来说，就是相当于嵌入式开发调用的库文件。下面以VIO核为介绍，简单阐述IP的调用方法二、VIO核

1.前言sensor输出格式：       YUV4228bit硬件连接：        MIPI_YUV相机（4laneMIPI）->SS928V100 MIPI0(4lane)框图：        2.几个问题基于SS928SDK中的viosample修改；但是sample里面都是基于RAWRGBsensor开发的sample，没有现成的MIPI_YUVsensor的参考，需要自己修改2.1问题1ext_data_type_t这个数据是做什么用的？如果使用YUV4228bit的视频接入，是否需要配置？答：根据后面调试，无影响2.2问题2 sample_comm_vi_get_mipi_at

1.前言sensor输出格式：       YUV4228bit硬件连接：        MIPI_YUV相机（4laneMIPI）->SS928V100 MIPI0(4lane)框图：        2.几个问题基于SS928SDK中的viosample修改；但是sample里面都是基于RAWRGBsensor开发的sample，没有现成的MIPI_YUVsensor的参考，需要自己修改2.1问题1ext_data_type_t这个数据是做什么用的？如果使用YUV4228bit的视频接入，是否需要配置？答：根据后面调试，无影响2.2问题2 sample_comm_vi_get_mipi_at