一、工作区配置通常不同的项目都有不同的配置，我一般都是使用eslint和prettier一起用，所以经常会有这几个文件：这里简单介绍一下这几个文件的作用吧。1.vscode文件夹下一般有两个文件，extensions.json和settings.json。extensions.json文件是用来配置推荐安装的VSCode插件的文件。在这个文件中，你可以列出你项目中推荐使用的一些插件，当你打开项目时，VSCode会自动提示你是否安装这些插件。比如：{ "recommendations":["johnsoncodehk.volar","esbenp.prettier-vscode","dbaeum
记录vscode保存时自动Eslint一,安装eslint二,打开设置,在setting.json文件中设置配置配置信息如下:{"code-runner.runInTerminal":true,"eslint.format.enable":true,//以下是eslint配置//vscode默认启用了根据文件类型自动设置tabsize的选项"editor.detectIndentation":false,//重新设定tabsize"editor.tabSize":2,//"editor.tabSize":4,//#每次保存的时候自动格式化"editor.formatOnSave":true,/
名称：基于FPGA的8位booth乘法器Verilog代码Quartus仿真（文末获取）软件：Quartus语言：Verilog代码功能：8位booth乘法器假设乘数和被乘数均为 n 位,那么 Booth 算法的具体执行过程以下六个步骤:(1) 设置一个 2n+1 位的 p 空间,并将初始化为 0;(2) 将乘数填入 p[n:1]中;(3) 从 p 空间的最低位依次开始向左扫描,每次扫描两位,并判断所扫描的两位二进制数为何种情况;(4) 判断 p[2n]位,如果是逻辑 0 右移一位补 0,如果是逻辑 1 就右移一位补 1;(5) 重复步骤(3),循环 n 次;(6) 最终 p 空间的 p[2n
隔了一段时间再次打开VSCode写Python脚本，Python扩展弹出一条警告查看日志输出发现Python的代码格式化设置发生了变化简单来说就是Python扩展已经将原有的默认代码格式化工具"ms-python.python"弃用，格式化功能已移交到单独的格式化工具扩展。所有以"python.linting"开头的设置都已被弃用，需要自行安装yapf、black等格式化工具。下面我以yapf为例，重新设置格式化工具。首先在扩展商店搜索yapf扩展并安装详情里已经写了设置方法，打开设置，在settings.json文件里修改，找到[Python]下的"editor.defaultFormatt
点击进入专栏：《人工智能专栏》Python与Python|机器学习|深度学习|目标检测|YOLOv5及其改进|YOLOv8及其改进|关键知识点|各种工具教程文章目录Git入门教程一：Git是什么？在windows上如何安装Git？如何操作？创建版本库版本回退理解工作区与暂存区的区别Git撤销修改和删除文件操作撤销修改删除文件远程仓库bug分支多人协作初始本地仓库-推送合并到远程仓库应用背景一1、初始化：2、配置并推送到最新仓库应用背景二常用指令解读VScode与PyCharm配置与使用git，CodeGeeX与Tabnine使用VScode第一步：安装Git命令行工具第二步：配置VS
今天登录远程服务器的时候报错XHRFailed输出提示如下[11:55:04.764]DownloadingVSCodeserverlocally...[11:55:04.792]>>[11:55:06.810]Resolvererror:Error:XHRfailed当时重启过电脑，重启过vscode，查看过网络，但是都没有解决，看到网络上有说进入~/.vscode-server/bin文件夹下手动下载vscode-server，也没有下载成功，最后我直接删除了本地的.ssh/known_hosts文件，把之前的缓存清除了，然后在vscode上输入两次密码就可以登录成功了。
首先在VSCODE设置内搜索update将updatemode更改为none（如图）上vscode官网（code.visualstudio.com/updates）下载需要的版本（如图）下载完毕后直接安装会自动覆盖以前版本的完毕
参考：(详解)BUFG，IBUFG，BUFGP，IBUFGDS等含义以及使用-知乎FPGA资源介绍——时钟资源（二）_fpga时钟资源-CSDN博客1，BUFGCE是带有时钟使能端的全局缓冲。它有一个输入I、一个使能端CE和一个输出端O。只有当BUFGCE的使能端CE有效(高电平)时，BUFGCE才有输出。作用：防止竞争冒险现象使用方法vlg_design///FPGA系统时钟100MHz//系统每秒进行一次数据的采集与处理，每次维持10ms，其余时间空闲//希望系统空闲时，关闭100MHz的工作时钟//使用BUFGCE原语实现此功能/`timescale1ns/1psmodulevlg_de
刚刚使用vueui新建了个vue项目，打开vs-code发现，无论怎么设置都找不到NPM脚本显示，苦恼了很久，突然发现！打开了package-lock.json，然后立马把vs-code关闭，重新打开，就显示了npm脚本，直呼神奇！！
北邮22信通一枚~跟随课程进度更新北邮信通院数字系统设计的笔记、代码和文章持续关注作者迎接数电实验学习~获取更多文章，请访问专栏：北邮22级信通院数电实验_青山如墨雨如画的博客-CSDN博客目录一.注意事项二.按键消抖2.1 LED_debounce代码2.2debounce.v代码 2.3管脚分配三.流水灯3.1 LED_flash.v代码3.2divide.v代码3.3decode38.v代码3.4管脚分配四.呼吸灯4.1LED_breath.v代码 4.2管脚分配一.注意事项烧录之前首先检查这几个参数是否调整完毕： 没调的赶紧去调！！！二.按键消抖2.1 LED_debounce代码mo
