草庐IT

Vivado-FIFO

全部标签

4.4 Verilog FIFO 设计

FIFO(FirstInFirstOut)是异步数据传输时经常使用的存储器。该存储器的特点是数据先进先出(后进后出)。其实,多位宽数据的异步传输问题,无论是从快时钟到慢时钟域,还是从慢时钟到快时钟域,都可以使用FIFO处理。FIFO原理工作流程复位之后,在写时钟和状态信号的控制下,数据写入FIFO中。RAM的写地址从0开始,每写一次数据写地址指针加一,指向下一个存储单元。当FIFO写满后,数据将不能再写入,否则数据会因覆盖而丢失。FIFO数据为非空、或满状态时,在读时钟和状态信号的控制下,可以将数据从FIFO中读出。RAM的读地址从0开始,每读一次数据读地址指针加一,指向下一个存储单元。当FI

4.4 Verilog FIFO 设计

FIFO(FirstInFirstOut)是异步数据传输时经常使用的存储器。该存储器的特点是数据先进先出(后进后出)。其实,多位宽数据的异步传输问题,无论是从快时钟到慢时钟域,还是从慢时钟到快时钟域,都可以使用FIFO处理。FIFO原理工作流程复位之后,在写时钟和状态信号的控制下,数据写入FIFO中。RAM的写地址从0开始,每写一次数据写地址指针加一,指向下一个存储单元。当FIFO写满后,数据将不能再写入,否则数据会因覆盖而丢失。FIFO数据为非空、或满状态时,在读时钟和状态信号的控制下,可以将数据从FIFO中读出。RAM的读地址从0开始,每读一次数据读地址指针加一,指向下一个存储单元。当FI