写在前面 本文将把Xilinx的MIGIP核DDR3的Native接口进行二次封装，将其封装成一个类似FIFO的接口，使其应用起来更加方便简单。 本文为下篇，建议与上篇一起阅读，有利于理解： 快速上手XilinxDDR3IP核（3）----把MIGIP核封装成一个FIFO（上）（Native接口） DDR3系列文章： 快速上手XilinxDDR3IP核----汇总篇（直达链接）1、FIFO控制模块 本模块的主要作用是例化两个FIFO：写FIFO、读FIFO。写FIFO：写位宽16bit，写端口与用户端相连，写入
写在前面 本文将把Xilinx的MIGIP核DDR3的Native接口进行二次封装，将其封装成一个类似FIFO的接口，使其应用起来更加方便简单。 本文为下篇，建议与上篇一起阅读，有利于理解： 快速上手XilinxDDR3IP核（3）----把MIGIP核封装成一个FIFO（上）（Native接口） DDR3系列文章： 快速上手XilinxDDR3IP核----汇总篇（直达链接）1、FIFO控制模块 本模块的主要作用是例化两个FIFO：写FIFO、读FIFO。写FIFO：写位宽16bit，写端口与用户端相连，写入
FIFO总概图来自文章SimulationandSynthesisTechniquesforAsynchronousFIFODesign一个异步FIFO一共由五个基本模块组成，分别是①RAM存储器模块②FIFO写地址以及写满判断模块（写控制端口）③FIFO写时钟同步到读时钟模块④FIFO读地址以及读空判断模块（读控制端口）⑤FIFO读时钟同步到写时钟模块下面是FIFO顶层模块概图：Wdata：写入数据Wfull：写满信号Winc：写请求信号（写使能信号）Wclk：写时钟Wrst_n:写复位信号（低电平有效）Rdata：读出数据Rempty：读空信号Rinc：读请求信号（读使能信号）Rclk：读
FIFO总概图来自文章SimulationandSynthesisTechniquesforAsynchronousFIFODesign一个异步FIFO一共由五个基本模块组成，分别是①RAM存储器模块②FIFO写地址以及写满判断模块（写控制端口）③FIFO写时钟同步到读时钟模块④FIFO读地址以及读空判断模块（读控制端口）⑤FIFO读时钟同步到写时钟模块下面是FIFO顶层模块概图：Wdata：写入数据Wfull：写满信号Winc：写请求信号（写使能信号）Wclk：写时钟Wrst_n:写复位信号（低电平有效）Rdata：读出数据Rempty：读空信号Rinc：读请求信号（读使能信号）Rclk：读
vivado.2019.1安装教程下载链接：VIVADIO2019.1链接：https://pan.baidu.com/s/17_cPUahNzHmm-3xKsKQ7GQ提取码：rop0–来自百度网盘超级会员V4的分享1、解压所有文件所有的文件不能有中文名和空格解压part1所有的分卷就会自动解压然后解压一下licence2、打开xilinx文件夹，双击xsetup.exe如果提示版本更新，忽略掉3、Iagree所有的条款4、选择第三个系统超集合版本5、取消勾选安装互联网协同合作和与matlab的相关的dsp倒数2、3选项6、不要装在C盘7、点击install安装8、时间较久等待安装即可9、允
vivado.2019.1安装教程下载链接：VIVADIO2019.1链接：https://pan.baidu.com/s/17_cPUahNzHmm-3xKsKQ7GQ提取码：rop0–来自百度网盘超级会员V4的分享1、解压所有文件所有的文件不能有中文名和空格解压part1所有的分卷就会自动解压然后解压一下licence2、打开xilinx文件夹，双击xsetup.exe如果提示版本更新，忽略掉3、Iagree所有的条款4、选择第三个系统超集合版本5、取消勾选安装互联网协同合作和与matlab的相关的dsp倒数2、3选项6、不要装在C盘7、点击install安装8、时间较久等待安装即可9、允
硬件平台：黑金AXU3EG软件平台：vivado2020.1vitis2020.1完成配置选OK在Diagram窗口中可以看到已经多了一个GPIO选中端口点击鼠标右键选择MakeExternal在ExternalInterfaceProperties可以更改GPIO名称Ctrl+S保存设计生成顶层HDL生成Bitstream文件对话框有OK点OKYES点YES完成后Ctrl+S保存管脚约束在弹出的对话框中输入XDC文件名之后OK生成bitstream文件生成后弹出对话框选择如下图可以选择查看资源使用报告导出硬件至此vivado部分结束通过生成的XSA文件创建VITIS工程使用PL端扩展的EMI
硬件平台：黑金AXU3EG软件平台：vivado2020.1vitis2020.1完成配置选OK在Diagram窗口中可以看到已经多了一个GPIO选中端口点击鼠标右键选择MakeExternal在ExternalInterfaceProperties可以更改GPIO名称Ctrl+S保存设计生成顶层HDL生成Bitstream文件对话框有OK点OKYES点YES完成后Ctrl+S保存管脚约束在弹出的对话框中输入XDC文件名之后OK生成bitstream文件生成后弹出对话框选择如下图可以选择查看资源使用报告导出硬件至此vivado部分结束通过生成的XSA文件创建VITIS工程使用PL端扩展的EMI
目录前言一.精简版步骤及代码（暂时懒得弄呢，以后想起来再说）二.详细步骤1.下载vivado安装包（速度很慢）2.解压vivado安装包3.执行安装文件三.BashMode下安装vivado 1.生成配置文件2.设置安装路径（可忽略此操作，直接一键安装）3.开始安装四.卸载五.license导入及相关问题六.参考的文章前言第一次写，不要怂，淦就完事。第一次独立安装vivado，对Linux也不是很熟，遇到很多问题，CSDN很棒，感谢前人栽树。一.精简版步骤及代码（暂时懒得弄呢，以后想起来再说）二.详细步骤1.下载vivado安装包（速度很慢） 下载Vivado,Vitis,VitisEmbed
目录前言一.精简版步骤及代码（暂时懒得弄呢，以后想起来再说）二.详细步骤1.下载vivado安装包（速度很慢）2.解压vivado安装包3.执行安装文件三.BashMode下安装vivado 1.生成配置文件2.设置安装路径（可忽略此操作，直接一键安装）3.开始安装四.卸载五.license导入及相关问题六.参考的文章前言第一次写，不要怂，淦就完事。第一次独立安装vivado，对Linux也不是很熟，遇到很多问题，CSDN很棒，感谢前人栽树。一.精简版步骤及代码（暂时懒得弄呢，以后想起来再说）二.详细步骤1.下载vivado安装包（速度很慢） 下载Vivado,Vitis,VitisEmbed
