各位大佬晚上好，最近刚刚开始学习ZYNQ-7000系列的开发，很快就遇到了第一个困难：Xlinx的开发软件，实在是，太，多，了！我很疑惑什么Vivado，VivadoHLS，Vitis，VitsAI，VitisHLS，SDK，Petalinux等各种繁杂的软件之间的关系到底是如何的，以及我究竟该下那些软件呢？ 经过几天的了解，我大概顺出了一些眉目，但我知识比较浅薄，因此只能用大白话讲一些东西。 提到软件，我们不得不提一个东西，就是版本。我们不去追溯什么Vivado2015之类的古老软件，因为确实一方面现在用的少，另一方面功能做的比较有限；我觉得以Vivado的版本来
Error1.[BD41-1356]Addressblockisnotmappedinto.PleaseuseAddressEditortoeithermaporexcludeit.修改方法.a、点击AddressEditor.b、在AddressEditor页面右击失败的接口，选择AutoAssignAddress（自动分配地址）即可成功解决.ps.这步我已经完成，所以AutoAssignAddress按钮变成灰色。Error2.[[BD41-238]Port/PinpropertyPOLARITYdoesnotmatchbetween/adwave_0/rst_n(ACTIVE_LOW)a
1、使用谷歌浏览器点击如下链接进入下载界面https://www.xilinx.com/support/download/index.html/content/xilinx/en/downloadNav/vivado-design-tools/archive.html2、下一步，登陆你的XILINX账号，然后就可以下载了
Xilinx使用Microblaze软核进行功能开发时，需要将Vivado生成的硬件bit文件和Vitis生成的软件elf文件进行合并，生成软硬结合的bit文件，然后可以选择将该bit文件烧进FPGA、或者将该bit文件转换成mcs文件/bin文件然后烧录至Flash中。 目前使用到了两种合并Vivadobit文件和Vitiself文件的方法，两种方法亲测均有效：1、使用Vivado进行合并（1）Vivado工程RunSythesis—>RunImplementation—>GenerateBitsteam正常走完，生成硬件bit文件。（2）导入vitis工程编译完成后生成的el
出现上面的问题一般是由于观测核的时钟没有导致的，具体错误如下图，但是经过确定时钟是有的，没办法只能一点一点的把代码注释发现，小程序又是可以观测到ila观测核的，也就是说基本排除硬件问题通过一点点的定位发现，造成上面的问题是由于：本工程我是在其他型号的器件直接升级到其他器件类型，内部有ila核的观测时钟，是自动加上的，但是我实际工程已经没有用到sys_clk，造成一直显示无法观测的问解决方式：可以直接更改实际用的net名称，或者直接注释掉对应的XDC约束，该问题耽误了一个下午，记录下
原因：因为ila用的ps提供的clk，所以要先用vitis运行ps然后再在vivado中下载就好了正常情况是这样的，没有运行ps的话没有下图红框中的ila
目录Vivado下LED灯闪烁实验1、简介2、实验环境3、实验任务4、硬件设计5、程序设计5.1、LED闪烁模块代码5.2、Vivado仿真验证5.2.1、编写TB仿真代码6、下载验证6.1、添加约束文件.xdc6.2、下载验证注意：一定要先把下载器的一端连接到了电脑、另一端连接了JTAG接口之后，再给开发板上电！否则，对开发板的JTAG接口进行带电热插拔，有一定概率会损坏JTAG接口！！！Vivado下LED灯闪烁实验 LED灯闪烁作为一个经典的入门实验，其地位堪比编程界的“Hello，World！”。对于很多电子工程师来说，LED灯闪烁都是他们在硬件上观察到的第一个实验现象。本章我们
在使用VIVADO时一般不喜欢用原有的开发文档，相对于notepad++而言，vscode目前更加的受欢迎但是百度找到的添加vivado的方式会卡死，再打开vivado后会出现n个code的进程，从而导致系统卡死，主要以这两种为代表：C:/ProgramFiles/MicrosoftVSCode/Code.exe-g[filename]C:/ProgramFiles/MicrosoftVSCode/Code.exe-g[filename]:[linenumber] 上述两种都会让原来的卡死：经过不断的尝试，发现贴吧大神给的代码没有这个问题，亲测有效：cmd/S/k"code-g[filenam
目前只是实现了4位分别显示0~9的功能的7位数码管，后期有添加内容还会有删改。就不用提数码管的原理了（像什么共阳极，共阴极之类的），我会把每一步都解析标注出来。首先是实现4个数码管显示相同数字。moduleLED(input[3:0]i_num,//输入4位2进制的数outputreg[6:0]o_led_num//7位分别对应7位数码管的每个灯泡);always@*begincase(i_num)//输入情况不同对应不同的方案4'h0:o_led_num=7'b000_0001;//o_led_num的7位分别代表了每个灯泡的亮灭，由于用的共阳极的数码管，所以0为亮4'h1:o_led_nu
采用RTL的形式：步骤1：创建一个blockdesign，添加一个rtl文件步骤2：右击rtl文件选择addmoduletoblockdesign 步骤3：在block 文件中对模块进行连线 采用package的形式：步骤1：选择Tool，点击createandpackageanewIP 步骤2：选择从指定路径打包IP 步骤3：点击GeneratePackage 步骤4：在新的设计中使用自定义IP
