1、之前写过一篇关于ZYNQ系列通用的PS侧与PL侧通过AXI-HP通道的文档，下面是链接。FPGA----ZCU106基于axi-hp通道的pl与ps数据交互（全网唯一最详）_zcu106调试_发光的沙子的博客-CSDN博客大家好，今天给大家带来的内容是，基于AXI4协议的采用AXI-HP通道完成PL侧数据发送至PS侧（PS侧数据发送至PL侧并没有实现，但是保留了PL读取PS测数据的接口）本实验完成了，PL侧自定义数据传输到PS侧，并在PS侧写加软件，完成了PL侧传入数据的求和功能，发挥了整个SoC的功能，为后续PL侧加速计算，PS侧数据分析奠定了基础。_zcu106调试https://bl
1、使用D触发器来实现二分频2、序列检测器，检测101，输出1，其余情况输出0moduleDetect_101( input clk,input rst_n,input data, //输入的序列output reg flag_101 //检测到101序列的输出标志);parameter S0=2'd0; S1=2'd1; S2=2'd2; S4=2'd3;reg [1:0]state,n_state;//序列检测器，输出只与当前状态有关，而与当前输入无直接关系，所以是Moore型状态机//第一段状态机，时序逻辑，描述状态转移和复位always@(posedgeclkorneg
用最简单直白的语言记录复杂的FPGA设计。——FPGA大叔·沃自己硕得目录前言一、SRIO扫盲篇——RapidIO协议介绍二、Xilinx平台SRIO-IP核基础知识三、SRIO时钟与复位四、SRIOIP核配置使用教程五、示例工程ExampleDesign介绍六、SRIO收发测试后记前言本文旨在用通俗易懂的语言，最简单的姿势，将SRIO用起来。更多风骚的用法，我们慢慢来~一、SRIO扫盲篇——RapidIO协议介绍对高速接口RapidIO的协议介绍，扫盲篇。Xilinx平台SRIO介绍（一）RapidIO协议介绍二、Xilinx平台SRIO-IP核基础知识主要介绍IP核必须了解的东西：SRIO
DDS（DirectDigitalSynthesis）是一种把一系列数字信号通过D/A转换器转换成模拟信号的数字合成技术。它有查表法和计算法两种基本合成方法。在这里主要记录DDS查表法的fpga实现。查表法：由于ROM查询法结构简单，只需要在ROM中存放不同相位对应的幅度序列，然后通过相位累加器的输出对其寻址，经过数/模转换和低通滤波（LPF）输出便可以得到所需要的模拟信号。查表法示意图： 设计： 输入：频率控制字f，相位控制字，系统时钟Fclk，复位信号reset 输出：幅度数据dout。 关系：Tout=M*Tclk即Fout=Fclk/M。其中，M为一个波形的离散点数。简单解释一下
微信公众号上线，搜索公众号小灰灰的FPGA,关注可获取相关源码，定期更新有关FPGA的项目以及开源项目源码，包括但不限于各类检测芯片驱动、低速接口驱动、高速接口驱动、数据信号处理、图像处理以及AXI总线等**基于fpga的图像处理之图像灰度化处理**本文的思路框架：①本文采用两种算法进行灰度处理，平均法和加权均值法；加权均值法采用了直接公式求解和查找表两种方式验证②FPGA设计中三个设计技巧，可用于工程项目借鉴，一是宏定义参数化设计；二是generateif参数定义；三是调用xilinx的rom原语实现ROM核，省去ip核的调用③通过Matlab实现图片转化hex，存储至原始图片txt文档，用
FPGA中RAM的结构理解看代码的过程中对RAM的结构不是很理解，搞脑子一片浆糊，反复推算，好不容易理清了思路，记录下来，防止忘记。开辟的RAM总容量为128bytes，数据的位宽为32位（即一个单元有32bit数据）RAM结构示意图：---晓凡 2023年7月22于武汉书
1、背景 最近在某个项目中，遇到输入给FPGA管脚的外部触发信号因为有毛刺产生，导致FPGA接收到的外部触发信号数量多于实际值。比如：用某个信号源产生1000个外部触发信号（上升沿触发方式）给到FPGA输入IO，实际上FPGA内部逻辑判定接收到的触发信号数量大于1000个，且数量为随机性。因为毛刺的产生的个数具有随机性。2、原理图设计外部触发信号经过Buffer器件（74HCT125D）输入端整形后，输出端DIO1_IN连接到FPGA的输入管脚。3、测试过程 外部上升沿触发信号特征为：高电平脉宽为10us，上升沿时间为5us，故该触发信号对于数字IO输入信号而言，属于一个上升时间缓
回到首页：2023数字IC设计秋招复盘——数十家公司笔试题、面试实录推荐内容：数字IC设计学习比较实用的资料推荐题目背景笔试时间：2022.08.14应聘岗位：数字IC设计笔试平台：赛码题目评价难易程度：★★★★★知识覆盖：★★★☆☆超纲范围：★★★☆☆值得一刷：★★★☆☆文章目录单选题5分1关于Verilog中的function语句，以下说法错误的是:2针对跨时钟域处理，以下说法正确的是:3以下关于软件中的堆栈的说法，错误的是:4十进制数1.625的二进制表示是多少5关于GPIO说法不正确的是:6两个8bit有符号位相乘，其结果最少需要的位宽是多少?
目前市场上工业机器人，数控机床等多轴运动控制系统普遍采用运动控制器加伺服驱动器的分布式控制方式。在这种控制方式中，控制器一方面完成人机交互，另一方面进行NC代码的解释执行，插补运算，继而将计算出来的位置指令通过轴组模块下发给各个伺服驱动器。下发过程通常是由现场总线完成，总线周期为4ms或者更小。伺服驱动器接收位置指令，位置细分后通过三环控制最终驱动电机。在这个过程，通常是一个伺服驱动器驱动一个电机，六关节机器人就需要六个驱动器完成，各个伺服驱动器各自独立地完成位置控制功能，从而实现机器人末端达到指定位置。各个伺服驱动器的数据交互需要依靠总线完成，但是现场总线通信受通讯速率限制不能完成一些实时数
这是本人第一次参加电赛，非常有收获，虽然电赛已经结束，不过并不影响把我的思路整理出来和大家交流一下，同时也为自己做个笔记，这里简单介绍一下思路，就不讲解程序了。 这次电赛的题目如下：1. 设计思路 首先，观察题目。三道题的要求基本相似。被测信号为电压峰峰值100mV，说明信号较小，如果AD模块的量化精度较小的话就需要一个放大模块将信号放大，然后送入FPGA板进行处理。 信号的载波为10MHz，如果采用低通抽样定理的话，大概需要用100MHz的采样频率来进行采样，并作65536个点的fft变换，这数据很明显是不可能实现的。更别说我们的AD
