文章目录一、传输速率二、网口标准选择三、核功能选择四、共享逻辑五、总结（重点） 学习不能稀里糊涂，要学会多思考，发散式学习以及总结： FPGA作为一种器件，只是实现目的的一种方法，过度追求实现的技术细节(用hdl还是hls，用啥芯片，用啥接口)容易只见树木不见森林。工具软件的用法也好，器件的架构也好，语言孰优孰劣的争论也罢。工程应用里大概更多应该去考虑适合的实现方式，现在softwaredefinenetwork/flash/xxx，已然大势所趋，算法是纲，纲举目张。是因为在实现上需要有流水线，多路并行，快速部署的目的所以考虑使用FPGA，而不是为了使用而使用。 不管实现目的的方法是FP
前言这篇文章通过VHDL代码实现数字钟的功能，绑定引脚就可以看到实际的效果。一、代码//右下角坐标，如何改变时间尺度moduleCLOCK1(inputclk,//50Mhz系统时钟 inputadd,//按下加一inputsub,//按下减一 inputen,//确认 inputout, input[7:0]key, input[3:0]type, inputcountmode, inputrem_button, inputbackcountkey, inputi_know_botton,outputreg[7:0]sel,//数码管位选（选择当前要显示的数码管） outputreg[7:
FPGA开发过程中，离不开时序约束，那么时序约束是什么？简单点说，FPGA芯片中的逻辑电路，从输入到输出所需要的时间，这个时间必须在设定的时钟周期内完成，更详细一点，即需要满足建立和保持时间。时序约束可以让VIvado和Quartus等FPGA开发软件，在布线时检测综合出来的逻辑电路是否满足这个时序要求，并生成时序报告。目录一、建立/保持时间1、基本概念2、时钟抖动3、时钟偏差二、时序路径三、时序模型四、总结一、建立/保持时间1、基本概念设定时序约束的目的就是为了满足建立时间和保持时间，所以理解“建立时间和保持时间”这两个概念非常重要。建立时间：在时钟上升沿到来之前，输入信号需要提前一个最小时
FPGA模拟SENSOR，MIPICSI-2发送图像到RV11261：FPGA模拟Sensor， 使用MIPICSI-2Transmit，发送图像到RV1126。2：MIPICSI-2信号LANE，共5对。图像分辨率1920*1080，格式YUV4228Bit，RGB565等。3：调试3.1：命令：v4l2-ctl-d/dev/video0--set-fmt-video=width=1920,height=1080,pixelformat=UYVY--stream-mmap=3--stream-skip=5--stream-to=/tmp/cif2.out--stream-count=50--
前两天公司做了个新板子，ZYNQ7035+RTL8211E，拿给我测，于是写逻辑代码测试一下数据回环，没想到电脑端网络适配器一直显示是百兆网。查了多方原因，差点想手动配置寄存器了，但是想想又觉得不对，FPGA逻辑驱动以太网PHY芯片是不用配置寄存器的，只要PHY芯片外部引脚上下拉正常就行。于是我一个写代码的查起了硬件，果然，PHY芯片1.05V电压输出端有个电感，变成磁珠了，这肯定不行啊，虽然电压是稳定的，但是磁珠电流太小，遂换成2.2uh电感，顺利解决问题。电脑终于协商为千兆网了。（做硬件的一定要仔细啊）原理图局部如下：就是图中的BF15磁珠换成2.2uh电感。 类似的，大家做硬件一定要检查
🏡《XilinxFPGA开发指南》目录1，概述2，常用封装技术2.1，Wire-bondchip-scale2.2，Wire-bondfine-pitch2.3，Flip-chiplidless2.4，Ruggedizedflip-chip2.5，Flip-chipfine-pitch2.6，Ruggedizedflip-chipfine-pitch2.7，SSIflip-chipfine-pitch2.8，SSIflip-chipfine-pitch(overhang)3，总结1，概述 FPGA的技术手册中列出了其使用的芯片封装技术，了解这些技术可帮助设计师更精准的选型，但由于对相
目录前言1.产生采样数据2.输出MATLAB的FFT计算结果3.获得xilinx的FFTIP的结果4.验证仿真的输出结果代码percent.mgenerate_sampled_data.moutput_matlab_fft_resultverify_FFTIPtb文件-brusttb文件-streamingIP核配置界面burst模式配置界面streaming模式配置界面总结前言记录一下曾经仿真的第一个IP核，代码编写上当时不算成熟，但是，放心，能跑通~~，别忘了看下总结，哈哈。1.产生采样数据运行generate_sampled_data.m生成采样序列数据，如图1所示图1量化后的采样数据图
简单介绍 赛普拉斯将CYUSB3014简称为EZ-USBFX3，该芯片用于USB3.0的外设控制。 EZ-USBFX3集成了USB3.0和USB2.0物理层(PHY)以及32位ARM926EJ-S微处理器，具有强大的数据处理能力，并可用于构建定制应用。本产品采用了一种巧妙的架构，使从GPIFII到USB接口的数据传输速度可达320MBps。 FX3有一个用于并行传输的通用接口：GPIFII。该接口可以与FPGA直接连接。 FX3功能及其强大，它集成了USB3.0PHY物理层还有ARM核，i2c，uart等。 FX3主要功能
最近打算开始继续做一些个人分享，已经太久时间没有写文章了，感觉这样下去肯定不是个好事，当程序员当然是要保持分享~标题就暂时先以每天我认为最重要的一点来取，内容不仅限于此。1.什么是FPGA？全称是Field-ProgrammableGateArray，现场可编程门阵列对于其定义，chatgpt给我的回答是这样的：当我们谈论FPGA（现场可编程门阵列）时，可以将其想象成一块可以按照我们的需要重新配置的电路板。传统的计算机芯片通常是固定的，它们包含了一些特定功能的电路，无法改变。但是FPGA不同，它是一种灵活的芯片，允许我们根据需要重新定义和重新组织电路。FPGA中包含了大量的逻辑单元和可编程的连
各位大佬晚上好，最近刚刚开始学习ZYNQ-7000系列的开发，很快就遇到了第一个困难：Xlinx的开发软件，实在是，太，多，了！我很疑惑什么Vivado，VivadoHLS，Vitis，VitsAI，VitisHLS，SDK，Petalinux等各种繁杂的软件之间的关系到底是如何的，以及我究竟该下那些软件呢？ 经过几天的了解，我大概顺出了一些眉目，但我知识比较浅薄，因此只能用大白话讲一些东西。 提到软件，我们不得不提一个东西，就是版本。我们不去追溯什么Vivado2015之类的古老软件，因为确实一方面现在用的少，另一方面功能做的比较有限；我觉得以Vivado的版本来
