XM745D是一款基于上海复旦微电子FMQL45T900的全国产化ARM核心板。该核心板将复旦微的FMQL45T900（与XILINX的XC7Z045-2FFG900I兼容）的最小系统集成在了一个87*117mm的核心板上，可以作为一个核心模块，进行功能性扩展，能够快速的搭建起一个信号平台，方便用户进行产品开发。核心板上分布了DDR3SDRAM、EMMC、SPIFLASH、以太网PHY芯片等。通过两个板对板连接器FMC实现PL端IO的扩展。FMQL45T900是复旦微电子研制的全可编程融合芯片，在单芯片上集成了基于具有丰富特点的四核处理器的处理系统（ProcessingSystem，PS）和
一、IP创建及相关介绍 首先创建一个工程，选择相应的FPGA器件，在左边选择IPCatalog来创建SRIOIP核，现在使用的是V4.1版本的IP核，双击进入SRIO进行设置； 设置IP时有两种模式可以选择，一种是Advance模式，一种是Basic模式，在Advance模式下可以对几个相关事务的传输进行设置,相关IP设置根据自己需求参考pg007文档的p129-p146（IDLE模式设置：IDLE1模式下仅支持单个lane线速率不大于5Gbps，若要使用6.25Gbps线速率，必须使用IDLE2模式）；ComponentDeviceID：这个参数是复位以后Base
目录学习目标学习内容1.门的类型 2.门延迟学习时间学习小结学习目标学习Verilog提供的门级原语理解门的实例引用、门的符号以及andor，bufnot类型的门的真值表学习如何根据电路的逻辑图来生成verilog描述讲述门级设计中的上升、下降和关断延迟解释门级设计中的最小、最大和典型延迟学习内容提示：这里可以添加要学的内容1.门的类型 逻辑电路可以使用逻辑门来设计。Verilog语言通过提供预定义的逻辑门原语来支持用户使用逻辑门设计电路。调用（实例引用)这些门级原语与调用（实例引用）自己定义的模块相同，两者的区别仅仅在于门级原语是预定义的，可以直接使用而无需声明。基本的逻辑门分为两类:
一.概述时序违例的解决可以分为几个阶段，布局前，布线前，布线后。我们从这几个阶段对时序违例进行分析以及提出解决方法。（参考ug1292和ug949）。时序违例包括建立时间违例和保持时间为例，主要关注建立时间违例，保持时间违例是由于组合逻辑太短和时钟偏移造成的，可以通过布线时绕线以及BUFG解决。但是布线时过多的绕线会影响布线时对拥塞的解决程度。可以通过在布线前插入LUT（布局后使用phys_opt_design-hold_fix），使关键路径的保持时间符合要求，减少布线时的绕线，而专注解决拥塞。二.分析2.1布局前布局前的时序分析可以打开综合后的dcp或者opt以后的dcp文件，然后控制台输入
新建Vivado工程设置clock，10表示一个周期10ns，带宽100Mvivado工具比较保守，计算需要的延迟是14，实际优化可以在10，设置大一点，优化的计算更多，一般约束设置大一点在30-50选择开发板xc7z020clg400-1Source：描述功能模块的cpp和h代码TestBench：测试代码的main.cppCCodematrix_mul.h#ifndef__MATRIX_MUL__#define__MATRIX_MUL__#include"ap_fixed.h"voidmatrix_mul(ap_intA[4][4],ap_intB[4][4],ap_intC[4][4])
4实现中断异常相关指令-1【FPGA模型机课程设计】前言推荐修正4实现中断异常相关指令-1安排表3MIPS与中断异常相关6条指令测试与结果原子指令设计代码设计defineID~~EX~~MemLLbitMIPSInstMem附录0框架1define编码3ID译码~~4EX执行~~5MEM访存新增LLbitLLbit
题目来源于牛客网，完整工程源码：https://github.com/ningbo99128/verilog目录VL37 偶数分频VL40奇数分频（占空比50%）VL42奇数分频（任意无占空比）VL41任意小数分频（较难）VL37 偶数分频题目介绍请使用D触发器设计一个同时输出2/4/8分频的50%占空比的时钟分频器；注意rst为低电平复位。信号示意图：波形示意图：输入描述：输入信号clk_in、rst 类型wire输出描述：输出信号 clk_out2、clk_out4、clk_out8类型 wire思路分析题目中说要使用D触发实现分频，我们在此基础上再写另一种实现方法。1、d触发器实现
1理论学习 模拟信号与数字信号的转换过程一般分为四个步骤：采样、保持、量化、编码。前两个步骤在采样-保持电路中完成，后两部在ADC芯片中完成。 常用的ADC可分为积分型、逐次逼近型、并行比较型等等 积分型ADC工作原理是将输入电压转换成时间和频率，然后由定时器计数器获得数字值。其优点是使用简单电路就能获得高分辨率。缺点是由于转换精度依赖于积分时间，因此转换速率极低。双积分是一种常用的AD转换技术，具有精度高，抗干扰能力强等优点。但高精度的双积分AD芯片，价格昂贵，设计成本较高。 逐次逼近型ADC由一个比较器和DA转换器通过逐次比较逻辑构成，从MSB开始，顺序地对每一位输入电压与
一、按键开关 1、按键开关（轻触开关）：主要是指轻触式按键开关，属于电子元器件类，使用时以满足操作力的条件向开关操作方向施压开关功能闭合接通，当撤销压力时开关即断开，其内部结构是靠金属弹片受力变化来实现通断的。 2、自锁按键：在开关按钮第一次按时，开关接通并保持，即自锁，在开关按钮第二次按时，开关断开，同时开关按钮弹出来。自锁开关一般是指开关自带机械锁定功能，按下去，松手后按钮是不会完全跳起来的，处于锁定状态，需要再按一次，才解锁完全跳起来。二、硬件设计 1、按键模块原理图如下： 对于管脚分配，可查看对应的FPGA原理图。 2、实验目的 使用开发板上的四个
文章简介本系列文章主要针对FPGA初学者编写，包括FPGA的模块书写、基础语法、状态机、RAM、UART、SPI、VGA、以及功能验证等。将每一个知识点作为一个章节进行讲解，旨在更快速的提升初学者在FPGA开发方面的能力，每一个章节中都有针对性的代码书写以及代码的讲解，可作为读者参考。第十三章：RAM的使用 在FPGA中，不得不提的是存储器，当我们做相关项目时，经常会遇到存储数据的问题，数据量过大时，我们可以将其存储在FPGA芯片的外设存储器上，比如sdram、ddrsdram、ddr3sdram等，然而访问外设存储器相对比较麻烦，因此当数据量较小时，我们可以直接使用FPGA芯片内部自带的ra
