Xilinx-FPGA_草庐IT

基于FPGA的VGA显示彩条、字符、图片

目录一、VGA介绍(一)VGA协议(二)VGA端口介绍(三)色彩原理(四)VGA显示原理VGA通信协议： VGA时序解析时钟分频二、实现1.彩条显示2.字符显示3.图片显示三、代码 1.vga驱动模块 2.显示数据生成模块 3.按键消抖模块 4.顶层模块四、效果RTL视图顶层编辑 vga_drive编辑 data_drive 视频五、参考一、VGA介绍(一)VGA协议什么是VGA？VGA不是用来显示的那块屏幕，而是用来传输信号的接口。VGA全称是VideoGraphicsArray，即视频图形阵列，是模拟信号的一种视频传输标准。不⽀持热插拔，不⽀持⾳频传输。对于⼀些嵌⼊式VGA显示系

彩条字符 61 begin char_line fpga开发

xilinx srio ip学习笔记之srio example

提示：文章写完后，目录可以自动生成，如何生成可参考右边的帮助文档xilinxsrioip学习笔记之srioexample前言IP的配置例程前言前面对SRIO的理论有了初步的理解，现在急需要通过理解例程并且修改例程来建立自信心了。学东西确实是需要有一种任务驱动才能学的快，以前也想通过自学学习SRIO，但就是没有动力，但有了任务驱动之后，确实学习的效率高多了IP的配置就是这三页比较主要的，我是这么设置的，之所以设置为3个lane。是我下载到一个创龙的example，他用到了3个lane，我希望我理解完xilinx官方的例程之后，直接套用创龙的例程去仿真。这样的话我既理解了官方的例程，又自己修改了一

srio example xff0c xff0 xff fpga开发

xilinx srio ip学习笔记之srio example

提示：文章写完后，目录可以自动生成，如何生成可参考右边的帮助文档xilinxsrioip学习笔记之srioexample前言IP的配置例程前言前面对SRIO的理论有了初步的理解，现在急需要通过理解例程并且修改例程来建立自信心了。学东西确实是需要有一种任务驱动才能学的快，以前也想通过自学学习SRIO，但就是没有动力，但有了任务驱动之后，确实学习的效率高多了IP的配置就是这三页比较主要的，我是这么设置的，之所以设置为3个lane。是我下载到一个创龙的example，他用到了3个lane，我希望我理解完xilinx官方的例程之后，直接套用创龙的例程去仿真。这样的话我既理解了官方的例程，又自己修改了一

srio example xff0c xff0 xff fpga开发

FPGA NCOip核的使用及仿真（quartusii 13.1+modelsimse 10.5）

介绍了13.1版本的quartus中的NCOip核的破解、使用和仿真功能文章目录前言一、quartusip核二、ncoip核的配置1 ip核的配置2.代码编写3.联合仿真总结前言本文主要还介绍了13.1版本的quartus中的NCOip核的破解、使用仿真功能。适合正点原子开拓者等相同芯片系列产品的参考。提示：以下是本篇文章正文内容，下面案例可供参考一、quartusip核使用ncoip核之前先要确认nco的ip核是否可用，可以通过quartus的tool-licensesetup界面确认，可以正常使用的quartus如下：使用nco、fft等ip核卡住的情况也是由于ip核没有购买导致，需要先

modelsimse quartusii xff xff0c xff0 fpga开发

FPGA NCOip核的使用及仿真（quartusii 13.1+modelsimse 10.5）

介绍了13.1版本的quartus中的NCOip核的破解、使用和仿真功能文章目录前言一、quartusip核二、ncoip核的配置1 ip核的配置2.代码编写3.联合仿真总结前言本文主要还介绍了13.1版本的quartus中的NCOip核的破解、使用仿真功能。适合正点原子开拓者等相同芯片系列产品的参考。提示：以下是本篇文章正文内容，下面案例可供参考一、quartusip核使用ncoip核之前先要确认nco的ip核是否可用，可以通过quartus的tool-licensesetup界面确认，可以正常使用的quartus如下：使用nco、fft等ip核卡住的情况也是由于ip核没有购买导致，需要先

modelsimse quartusii xff xff0c xff0 fpga开发

一起学习用Verilog在FPGA上实现CNN----(八)integrationFC设计

1integrationFC设计LeNet-5网络结构全连接部分如图所示，该部分有2个全连接层，1个TanH激活层，1个SoftMax激活层：图片来自附带的技术文档《HardwareDocumentation》integrationFC部分原理图，如图所示，图中W1和W2分别是存储全连接层FC1和全连接层FC2的权重：全连接层FC1输入神经元个数为3840/32=120个，输出神经元个数为2688/32=84个，原理图如图所示：Tanh激活层的输入输出位宽均为32位，原理图如图所示：全连接层FC2输入神经元个数为2688/32=84个，输出神经元个数为320/32=10个，原理图如图所示：SM

上实习用 span class token fpga开发人工智能神经网络 ZYNQ Vivado

FPGA_学习_01_基础知识（有点劝退，心灵弱小者勿入）

有些人喜欢直接拿开发板看教程开干，我认为了解点历史发展没什么坏处，一些FPGA的基础知识也是同样重要的。1.1.FPGA的主要厂商XILINX 占据FPGA绝大部分的市场份额ALTERA 被INTEL167亿美元收购改名为INTELLATTICE 被神秘的中国公司收购瓜分军用低功耗等细分市场ACTEL国产:硬件可以逆向工程抄，瓶颈是开发环境–技术支持1.2.FPGA发展史为什么要采用可编程逻辑器件呢？典型的系统设计需要较大的电路板容纳这些器件提高系统的设计成本和复杂度简化的系统设计把CPUI/ODSP放在一个器件中，形成单片的片上可编程系统(SOPCsystemonpro

劝退弱小 xff0c xff0 xff fpga开发

【FPGA】Verilog：时序电路设计 | 二进制计数器 | 计数器 | 分频器 | 时序约束

前言：本章内容主要是演示Vivado下利用Verilog语言进行电路设计、仿真、综合和下载示例：计数器与分频器功能特性：采用 XilinxArtix-7XC7A35T芯片配置方式：USB-JTAG/SPIFlash高达100MHz的内部时钟速度存储器：2MbitSRAM N25Q064ASPIFlash（样图旧款为N25Q032A）通用IO：Switch：x8LED：x16Button：x5DIP：x8 通用扩展IO：32pin音视频/显示： 7段数码管：x8VGA视频输出接口 Audio音频接口通信接口：UART：USB转UART Bluetooth：蓝牙模块模拟接口：

时序电路设计 style text-align center fpga开发 Verilog

【FPGA】Verilog：时序电路设计 | 二进制计数器 | 计数器 | 分频器 | 时序约束

前言：本章内容主要是演示Vivado下利用Verilog语言进行电路设计、仿真、综合和下载示例：计数器与分频器功能特性：采用 XilinxArtix-7XC7A35T芯片配置方式：USB-JTAG/SPIFlash高达100MHz的内部时钟速度存储器：2MbitSRAM N25Q064ASPIFlash（样图旧款为N25Q032A）通用IO：Switch：x8LED：x16Button：x5DIP：x8 通用扩展IO：32pin音视频/显示： 7段数码管：x8VGA视频输出接口 Audio音频接口通信接口：UART：USB转UART Bluetooth：蓝牙模块模拟接口：

时序电路设计 style text-align center fpga开发 Verilog

RK3399+PCIe+FPGA 在高速AD无线通信中的应用

一、需求要实现高速AD/DA的数据采集，并发送到高性能arm核进行数据处理；方案RK3399+pcie+FPGA+AD/DA。二、器件介绍一、RK3399RK3399是一款低功耗、高性能处理器，用于计算、个人移动互联网设备和其他智能设备应用。基于Big.Little架构，它将双核Cortex-A72和四核Cortex-A53与单独的NEON协处理器集成在一起。许多嵌入式功能强大的硬件引擎为高端应用程序提供了优化的性能。RK3399支持多格式视频解码器，包括H.264/H.265/VP9，可达4Kx2K@60fps，特别是，H.264/H265解码器支持10比特编码，并且还通过以下方式支持H.2

无线 3399 xff0c xff xff0 fpga开发 RK3399+FPGA 高速AD