一、需求要实现高速AD/DA的数据采集，并发送到高性能arm核进行数据处理；方案RK3399+pcie+FPGA+AD/DA。二、器件介绍一、RK3399RK3399是一款低功耗、高性能处理器，用于计算、个人移动互联网设备和其他智能设备应用。基于Big.Little架构，它将双核Cortex-A72和四核Cortex-A53与单独的NEON协处理器集成在一起。许多嵌入式功能强大的硬件引擎为高端应用程序提供了优化的性能。RK3399支持多格式视频解码器，包括H.264/H.265/VP9，可达4Kx2K@60fps，特别是，H.264/H265解码器支持10比特编码，并且还通过以下方式支持H.2
之前从来没有接触过FFT，但是工作需求，让我不得不对它下手。具体的FFT的原理我不做过多说明，大概说下是做什么用的。简单说就是频谱分析，说的通俗点就是：一个50Hz的正弦波，对它进行FFT计算，可以得到以下一些信息：1.该正弦波的频率2.该正弦波的幅值你可能会觉得这有什么用？但是你要知道，我输入进FFT的正弦波，事先你是不知道它的任何信息的，包括频率和幅值。FFT就相当于一个盲盒，你给我一杯水我还你一片湖泊。好，你大概知道了FFT是干嘛的就好了，接下来说怎么用？本文是基于ALTERA的Quartus18.0版本设计。step1：产生正弦波当然，如果你有信号发生器，那就简单多了，不必像我这么麻烦
之前从来没有接触过FFT，但是工作需求，让我不得不对它下手。具体的FFT的原理我不做过多说明，大概说下是做什么用的。简单说就是频谱分析，说的通俗点就是：一个50Hz的正弦波，对它进行FFT计算，可以得到以下一些信息：1.该正弦波的频率2.该正弦波的幅值你可能会觉得这有什么用？但是你要知道，我输入进FFT的正弦波，事先你是不知道它的任何信息的，包括频率和幅值。FFT就相当于一个盲盒，你给我一杯水我还你一片湖泊。好，你大概知道了FFT是干嘛的就好了，接下来说怎么用？本文是基于ALTERA的Quartus18.0版本设计。step1：产生正弦波当然，如果你有信号发生器，那就简单多了，不必像我这么麻烦
目录一 项目结构1.1设计思路 1.2设计流程 二 接口设计2.1摄像头配置模块2.2IIC_master模块之后就进行数据采集2.3采集数据模块2.4灰度转化 2.5高斯滤波2.7二值化 2.8Sobel边缘检测2.9SDRAM乒乓缓存 2.10VGA显示三代码设计一 项目结构1.1设计思路基于OV5640的图像边沿检测，采集的图像大小是1280*720，采用VGA接口进行显示项目模块设计： 1.2设计流程 本次实验做的是基于OV5640的摄像头数据采集实验，在上电等待20ms后，利用SCCB协议（这里我用的IIC协议）进行摄像头的配置，配置完254个寄存器后，会输出一个配置完成有效信号给摄
目录一 项目结构1.1设计思路 1.2设计流程 二 接口设计2.1摄像头配置模块2.2IIC_master模块之后就进行数据采集2.3采集数据模块2.4灰度转化 2.5高斯滤波2.7二值化 2.8Sobel边缘检测2.9SDRAM乒乓缓存 2.10VGA显示三代码设计一 项目结构1.1设计思路基于OV5640的图像边沿检测，采集的图像大小是1280*720，采用VGA接口进行显示项目模块设计： 1.2设计流程 本次实验做的是基于OV5640的摄像头数据采集实验，在上电等待20ms后，利用SCCB协议（这里我用的IIC协议）进行摄像头的配置，配置完254个寄存器后，会输出一个配置完成有效信号给摄
文章目录测试背景测试平台测试方法、项目SSD测试结果准确性测试数据读出性能数据写入性能国产忆芯的写入速度分区读写测试源起测试结语声明测试背景 在"FPGA实现高带宽NVMeSSD读写"帖子中介绍了项目背景及系统架构、FPGA实现NVMe读写的大致实现方法。项目中需要将图像传感器产生的高速数据流实时稳定的持续存储，即不仅要求较高的存储带宽，还同时需要该存储带宽保持始终稳定、持续。 在项目做系统设计的时候，随手在网上搜到的NVMeSSD的读写速度的测试都是这样的： 这些信息使得我们在做系统设计的时候，信心满满的，认为只要做好NVMe的读写控制器后，买来硬盘，装上就万事大吉了。 偶然的一次好
系列文章目录一、FPGA学习笔记（一）入门背景、软件及时钟约束二、FPGA学习笔记（二）Verilog语法初步学习(语法篇1)三、FPGA学习笔记（三）流水灯入门FPGA设计流程四、FPGA学习笔记（四）通过数码管学习顶层模块和例化的编写五、FPGA学习笔记（五）Testbench（测试平台）文件编写进行Modelsim仿真六、FPGA学习笔记（六）Modelsim单独仿真和Quartus联合仿真七、FPGA学习笔记（七）verilog的深入学习之任务与函数（语法篇3）目录系列文章目录模块例化数码管上层调用例子参数定义和传递大全回到数码管的模块内程序模块复用的例子模块例化在一个模块中引用另一个
GS2972视频输出调试一、外同步模式1.1GS2972的硬件初始化1.2GS2972的驱动时序1.3GS2972的驱动RTL代码1.4GS2972输出彩条1.5GS2972驱动易出bug二、数据内嵌同步模式2.1GS2972的硬件初始化2.2GS2972的驱动时序2.3GS2972的驱动RTL代码2.4GS2972输出彩条2.5GS2972驱动易出bug一、外同步模式1.1GS2972的硬件初始化GS2972是HD-SDI/3G-SDI视频、音频串化器。其使用非常简单，但是要想把该芯片驱动起来，真心不容易。需要了解相关视频标准、传输标准、显示标准，协议较多，版本较多，彻底了解并非一件简单的事
FPGA自学笔记（三）Verilog基本语法一、always语句always表示一直重复的活动。触发always语句方式：延时（tb中）：要产生50MHz的时钟，所以周期为20nsalways#10clk沿触发：此时always描述时序逻辑always@(posedgesys_clkornegedgesys_rst_n)begin ...end电平触发：此时always描述组合逻辑。PS：@（*）表示对后面语句块所有输入变量的变化都是敏感的always@（aorborc）begin out=a?b:c;endalways@（*）begin ...end二、赋值语句1.描述时序逻辑的always
what：fpga可做什么加速why：为什么fpga可以做加速，有什么优势how：怎样做加速一、fpga可做什么加速图像、信号、深度学习等二、为什么fpga可以做加速，有什么优势fpga有片上RAM,与传统的处理器有最大的优势是可以进行流水线操作，边接收边处理边输出。1、节省了等待数据接收的时间2、节省了处理器与内存之间的存取时间3、数据输入就开始运算，中间的计算结果可以作为下一级流水线的输入，并行计算，省去了运算中间变量的存取时间。4、fpga硬件逻辑工作在几百Mhz就可以处理庞大的数据流，功耗节约不少。优势：时间与功耗三、how：怎样做加速可以用纯verilog语言，或者用hls基于C、C
