文章目录前言一、UART简介1、基本概念2、UART协议3、波特率简介二、UART串口回环实验1、设计思路2、程序代码 ①串口接收模块 ②串口发送模块 ③串口顶层模块 ④串口仿真模块3、仿真验证 总结前言 在我们进行FPGA设计时，常常会用到一些数据通信接口，这些通信接口都是有着特定的功能以及协议的，其中最常见的莫过于串口uart了，它对于每一个做硬件和嵌入式软件的人来说，几乎就是一个必备的工具，用来调试一个带MCU或者CPU的系统。 串口uart是一种非常通用的设备接口，可以实现不同硬件间的通信，对于FPGA开发来说，串口也同样可以实现FPGA开发
笔记六是简单介绍FIR IP核的使用,它是借助MATLAB工具可以生成自己想要的FIR滤波器。此笔记同时介绍MultiplierIP核。设计思路:用两个DDS产生两个正弦波信号，然后使用乘法器进行混频，再使用FIR滤波器进行滤波得到最后的滤波信号，同时使用MATLAB对滤波前后信号进行时频分析，验证结果。1.打开VIVADO，点击IPCatalog 2.搜索DDS，选择DDSCompiler，按照上节配置频率为3MHz和4MHz的DDSIP核。 这里注意不勾选HasPhaseOut这里注意不勾选OutputTREADY 输出频率为3MHz按照上述步骤，配置4MHz的DDS，同样不勾选H
笔记六是简单介绍FIR IP核的使用,它是借助MATLAB工具可以生成自己想要的FIR滤波器。此笔记同时介绍MultiplierIP核。设计思路:用两个DDS产生两个正弦波信号，然后使用乘法器进行混频，再使用FIR滤波器进行滤波得到最后的滤波信号，同时使用MATLAB对滤波前后信号进行时频分析，验证结果。1.打开VIVADO，点击IPCatalog 2.搜索DDS，选择DDSCompiler，按照上节配置频率为3MHz和4MHz的DDSIP核。 这里注意不勾选HasPhaseOut这里注意不勾选OutputTREADY 输出频率为3MHz按照上述步骤，配置4MHz的DDS，同样不勾选H
文章目录系列目录与传送门1、什么是BRAM2、BRAM的组成3、BRAM的使用3.1、RAM3.2、ROM3.3、FIFO4、一些需要注意的4.1、自带的输出寄存器4.2、BRAM级联4.3、FIFO的实现组合5、总结与参考系列目录与传送门 《从底层结构开始学习FPGA》目录与传送门1、什么是BRAM RAM是什么？RAM就是一张存储表，可写、可读。只要提供地址信息与数据，就可以往指定的地址写入数据，此谓存入信息；同样的，只要提供地址信息，就可以从指定的地址将存储的信息读出来，此谓读取信息。 那BARAM又是什么？BRAM，Block RAM，俗称块RAM。BRAM是
文章目录系列目录与传送门1、什么是BRAM2、BRAM的组成3、BRAM的使用3.1、RAM3.2、ROM3.3、FIFO4、一些需要注意的4.1、自带的输出寄存器4.2、BRAM级联4.3、FIFO的实现组合5、总结与参考系列目录与传送门 《从底层结构开始学习FPGA》目录与传送门1、什么是BRAM RAM是什么？RAM就是一张存储表，可写、可读。只要提供地址信息与数据，就可以往指定的地址写入数据，此谓存入信息；同样的，只要提供地址信息，就可以从指定的地址将存储的信息读出来，此谓读取信息。 那BARAM又是什么？BRAM，Block RAM，俗称块RAM。BRAM是
1总体概述为避免闭门造车，找一个不错的开源项目，学习在FPGA上实现CNN，为后续的开发奠定基础1.1项目链接大佬的开源项目链接：CNN-FPGA链接跳转界面如下：大佬的该项目已经发表论文，而且开源工程结构清晰，同时附带了硬件文档，所以对于咱们初学者来说，这个项目很友好发表的论文：硬件文档：1.2项目介绍用ZYNQFPGA搭建LeNet-5卷积神经网络(CNN)，实现手写数字识别，数据集为MNIST。LeNet-5网络结构如图所示：图片来自附带的技术文档《HardwareDocumentation》1.2.1卷积(Convolution)LeNet-5网络有3个卷积层，每个层的卷积核大小均为5
1总体概述为避免闭门造车，找一个不错的开源项目，学习在FPGA上实现CNN，为后续的开发奠定基础1.1项目链接大佬的开源项目链接：CNN-FPGA链接跳转界面如下：大佬的该项目已经发表论文，而且开源工程结构清晰，同时附带了硬件文档，所以对于咱们初学者来说，这个项目很友好发表的论文：硬件文档：1.2项目介绍用ZYNQFPGA搭建LeNet-5卷积神经网络(CNN)，实现手写数字识别，数据集为MNIST。LeNet-5网络结构如图所示：图片来自附带的技术文档《HardwareDocumentation》1.2.1卷积(Convolution)LeNet-5网络有3个卷积层，每个层的卷积核大小均为5
目录1、前言2、Xilinx官方主推的MIPI解码方案3、纯Vhdl方案解码MIPI4、vivado工程介绍5、上板调试验证6、福利：工程代码的获取1、前言FPGA图像采集领域目前协议最复杂、技术难度最高的应该就是MIPI协议了，MIPI解码难度之高，令无数英雄竞折腰，以至于Xilinx官方不得不推出专用的IP核供开发者使用，不然太高端的操作直接吓退一大批FPGA开发者，就没人玩儿了。本文详细描述了设计方案，工程代码编译通过后上板调试验证，可直接项目移植，适用于在校学生做毕业设计、研究生项目开发，也适用于在职工程师做项目开发，可应用于医疗、军工等行业的数字成像和图像传输领域；提供完整的、跑通的
目录1、前言2、Xilinx官方主推的MIPI解码方案3、纯Vhdl方案解码MIPI4、vivado工程介绍5、上板调试验证6、福利：工程代码的获取1、前言FPGA图像采集领域目前协议最复杂、技术难度最高的应该就是MIPI协议了，MIPI解码难度之高，令无数英雄竞折腰，以至于Xilinx官方不得不推出专用的IP核供开发者使用，不然太高端的操作直接吓退一大批FPGA开发者，就没人玩儿了。本文详细描述了设计方案，工程代码编译通过后上板调试验证，可直接项目移植，适用于在校学生做毕业设计、研究生项目开发，也适用于在职工程师做项目开发，可应用于医疗、军工等行业的数字成像和图像传输领域；提供完整的、跑通的
目录1、前言2、设计思路和框架3、vivado工程详解4、上板调试验证并演示5、福利：工程代码的获取1、前言FPGA实现SDI视频编解码目前有两种方案：一是使用专用编解码芯片，比如典型的接收器GS2971，发送器GS2972，优点是简单，比如GS2971接收器直接将SDI解码为并行的YCRCB，GS2972发送器直接将并行的YCRCB编码为SDI视频，缺点是成本较高，可以百度一下GS2971和GS2972的价格；另一种方案是使用FPGA实现编解码，利用FPGA的GTP/GTX资源实现解串，优点是合理利用了FPGA资源，GTP/GTX资源不用白不用，缺点是操作难度大一些，对FPGA水平要求较高。
