草庐IT

ZYNQ_FPGA_SPI

全部标签

★教程4:FPGA/MATLAB/Simulink联合应用开发入门与进阶X例——目录

1.订阅本教程用户可以免费获得本博任意1个(订阅一个章节对应赠送1个源码,包括所有免费专栏和付费专栏)(不包括第0章和第1章)博文对应代码;(私信博主给出代码博文的链接和邮箱)2.本课程的所有案例(部分理论知识点除外)均由博主编写而成,供有兴趣的朋友们自己订阅学习使用。未经本人允许,禁止任何形式的商业用途;3.本课程我们更侧重于各种实例的完整设计介绍。更全面的介绍FPGA,MATLAB,Simulink的联合开发应用。涉及专业包括通信,控制,图像,视频,语音,人工智能等多个最常用的领域。每一个案例都将在博客中给出完整的实现过程和完全代码,如果对于某个较为复杂的案例,初学者无法正确复现,可私信博

【LabVIEW FPGA入门】创建第一个LabVIEW FPGA程序

本教程仅以compactRIO(FPGA-RT)举例1.系统配置1.1软件安装FPGA-RT        1.LabVIEWDevelopmentSystem(FullorProfessional)    2.LabVIEWReal-TimeModule         3.LabVIEWFPGAModule     4.NI-RIOdrivers1.2硬件配置    1.使用线缆连接CompactRIO至主机,并给CompactRIO供电。(如果已经被cRIO已经被配置为静态IP,则同样的需要设置一下电脑的IP)    2.打开NIMAX软件,展开远程系统,RIO设备都在远程系统下面发现与

[原创] FPGA的JTAG烧录不稳定或烧录失败原因分析

一、电路故障背景打板回来常会出现烧录不良,调试是一个技术活,如果烧录不过关,一切白搭。二、常见JTAG故障原因如下:1、ESD防护器件焊接不良;电路板给生产部分焊接,发现元器件虚焊,特别是需要烘烤的元器件,更是要注意,极容易虚焊。2、FPGA的JTAG引脚,焊接短路FPGA芯片焊接短路,万用表二极管档位测试时,蜂鸣器响了,判定引脚和地直接导通了3、上拉电阻和下拉电阻,焊接错误3.1 这是最有意思的,很难发现,特别是0402封装,电阻上没有标识,阻抗根本看不到。0603及其以上封装,还是有阻抗标识的,方便识别。3.2而且下意识会默认这么简单的电阻还能焊接错误,实际上,真的是会出错的,使用万用表测

FPGA和单片机什么区别

单片机和FPGA什么区别FPGA和单片机什么区别?Verilog简单介绍fpga:两个具体例子:单片机:FPGA和单片机什么区别?写给初学者的小blog(描述不对的,请评论区指出谢谢):  单片机应该是大家最开始接触的小soc,通过编写c/汇编,可以实现简单的逻辑控制功能;fpga,通过编写verilog描述相关的逻辑,或者利用软件中自带的库,搭建简单的逻辑电路,实现简单的控制;Verilog简单介绍  在这里简单介绍下verilog,硬件描述语言,其实就是写数字电路,通过综合工具映射成网表,之后经过工具软件转化,烧录到fpga单板上;fpga是硬件电路,有并行,速度快等特点,是可配置,可编程

SPI简介及FPGA通用MOSI模块实现

简介SPI(SerialPeripheralInterface,串行外围设备接口)通讯协议,是Motorola公司提出的一种同步串行接口技术。是一种高速、全双工、同步通信总线。在芯片中只占用四根管脚用来控制及数据传输。优缺点:SPI通讯协议的优点是支持全双工通信,通讯方式较为简单,且相对数据传输速率较快;缺点是没有指定的流控制,没有应答机制确认数据是否接收,与IIC总线通讯协议相比,在数据可靠性上有一定缺陷。物理层对于SPI协议的物理层,需要讲解的就是SPI通讯设备的连接方式和设备引脚的功能描述。SPI通讯设备的通讯模式是主从通讯模式,通讯双方有主从之分,根据从机设备的个数,SPI通讯设备之间

AES算法基于FPGA的硬件实现(3)AES算法的Verilog实现(完结)

本设计实现AES加密算法为ecb模式,填充模式未设置,同时支持AES-128/192/256三种密钥长度。代码完全开源,开源链接在文章末尾。1.文件架构下图为GitHub仓库中上传的文件第一级结构,第一级为matlab和user,matlab中存储的是在进行列混淆运算时查表所用的coe文件,这些文件用来初始化vivado中的bramIP以便于查表运算。userip:存放使用到的Xilinxip文件;src:存放算法设计的Verilog文件;sim:存放仿真文件。matlabgen_coe.m:用于产生对应的coe文件*.coe:用于初始化IP。2.代码说明以及仿真结果2.1代码结构为了方便进行

【FPGA】Verilog描述电路的三种方式(结构化、数据流和行为化)

前言众所周知,Verilog是作为一种HDL(HardwareDescriptionLanguage,硬件描述语言)出现的,它的主要功能是在不同的抽象层级上描述电路,从而实现电路设计。那么到底该如何描述电路?Verilog提供了3种不同的方式:结构化描述方式(结构模型,StructuralModeling)数据流描述方式(数据模型,Dataflowmodeling)行为级描述方式(行为模型,BehaviorModeling)结构化描述方式结构化描述方式是抽象级别最低的描述方式,但它也最接近底层电路的具体实现。先来看一个例子:输入信号分别为1bit的信号A和信号B,输出信号为1bit的信号C。只

【FPGA开源项目分享】中国铁路网的 Dijkstra 算法实现

如果本文图片和视频无法显示,请直接跳转到友晶科技公众号FPGA开源项目分享——中国铁路网的Dijkstra算法实现 阅读原文。前言常春藤名校之一——康奈尔大学有一门名叫ECE5760的FPGA课程,网站(FinalProjectsECE5760)公开了该课程讲师BruceLand与学生们的项目作品(包含源码和说明)。课程中的每一个实验都是他们精心设计的,内容从基础的手控电玩游戏到复杂的演算法运算等,可谓包罗万象。如果把这些资料好好利用起来,将可以给我们的FPGA学习带来更多新想法和新方案。近期小编将会选取其中一些典型案例跟大家分享。项目网址:StarterTemplateforBootstra

《FPGA学习》->蜂鸣器播放

🍎与其担心未来,不如现在好好努力。在这条路上,只有奋斗才能给你安全感。你若努力,全世界都会为你让路。蜂鸣器的发声原理由振动装置和谐振装置组成,而蜂鸣器又分为无源他激型与有源自激型。本实验采用无源蜂鸣器,蜂鸣器的发声不同是靠频率不同进行控制的,音调的大小是靠占空比也决定的。下面附上蜂鸣器的电路图:由蜂鸣器电路图可以看出,蜂鸣器打开需要BEEP端口为高电平,关闭则是让BEEP端口为低电平。清楚了蜂鸣器控制方式以后,我们再来看一下如何让蜂鸣器发出“哆来咪发索拉西“的声音。上图是蜂鸣器发出不同声音的一个频率表。由频率可以得到具体的计数周期,开发板的晶振频率为50MHz,那低音1的计数周期就应该为:,我

基于FPGA的蓝牙循迹小车项目

超声波模块超声波测距简介     超声波是由机械振动产生的,可在不同介质中以不同的速度传播,具有定向性好、能量集中、传输过程中衰减较小、反射能力较强等优点。超声波传感器可广泛应用于非接触式检测方法,它不受光线、被测物颜色等影响,对恶劣的工作环境具有一定的适应能力,因此在水文液位测量、车辆自动导航、物体识别等领域有着广泛的应用。     超声波测距是通过不断检测超声波发射后遇到障碍物所反射的回波,从而测出发射和接收回波的时间差Δt,然后求出距离S。在速度v已知的情况下,距离S的计算,公式如下:S=vΔt/2在空气中,常温下超声波的传播速度是334米/秒,但其传播速度V易受空气中温度、湿度、压强等