系列文章目录：FPGA原理与结构（0）——目录与传送门一、CARRY概述1、半加器与全加器 进位链CARRY在FPGA中本质上就是解决加减法进位问题的元器件，在学习进位链之前，我们需要对数字电路的加减法做一个简单的回顾。1.1半加器 在学习组合电路的时候，半加器作为一个非常经典的电路设计是初学者避不开的一个话题。其本质就是实现了不带进位输入的二进制加法运算，其真值表如下abcarrysum0000010110011110 根据真值表我们可以很容易得出：
两位按键控制LED数码管加减计数实验 这是一篇拖了一个多月的文章，主要是基于FPGA利用按键消抖原理与动态数码管驱动原理相结合，来实现一个利用两位按键来控制数码管实现0-99的加法计数或者减法计数功能。1.1简介 本文使用的开发板的LED数码管是采用共阳极连接，关于如何进行驱动，可以搜索相关动态数码管扫描实验，这边不进行过多的复述了。1.2实验任务 本章的实验任务是设计一个两位数码管显示0-99的加减法计数，主要功能是数码管显示数值范围0~99，按下KEY0增1；按下KEY1减1；长按KEY0计数不断增加；长按KEY1计数不断减少。1.3软件设计根据实
目录一、主时钟create_clock1.1定义1.2约束设置格式1.3 Addthisclocktotheexistingclock1.4示例1.5差分信号二、生成时钟generate_clock2.1定义2.2格式2.2.1byclockfrequency2.2.2 byclockedges2.2.3示例2.2.4自动生成时钟2.2.5 重命名生成时钟一、主时钟create_clock1.1定义 主时钟是来自FPGA芯片外部的时钟，通过时钟输入端口或高速收发器GT的输出引脚进入FPGA内部。对于赛灵思7系列的器件，主时钟必须手动定义到GT的输出，对于Ultrascale和Ultra
目录1、前言免责声明2、相关方案推荐FPGA图像处理方案FPGA图像缩放方案自己写的HLS图像缩放方案3、设计思路详解VideoProcessingSubsystem介绍4、工程代码详解PL端FPGA逻辑设计PS端SDK软件设计5、工程移植说明vivado版本不一致处理FPGA型号不一致处理其他注意事项6、上板调试验证并演示准备工作输出静态演示7、福利：工程源码获取Zynq-7000系列FPGA使用VideoProcessingSubsystem实现图像缩放，提供工程源码和技术支持1、前言没玩过图像缩放都不好意思说自己玩儿过FPGA，这是CSDN某大佬说过的一句话，鄙人深信不疑。。。目前市面上
文章目录SPI通信SPI简述一个关于时钟系“小”通信协议的问题7针OLED使用SPI协议显示OLED软件SPIOLED硬件SPIOLED硬件SPI优化版总结SPI通信购买了逻辑分析仪后，总想着把所有的通讯信号全都看一遍。之前一篇笔记讲的是串口通信，做了一些小实验，搞清楚了如何基于底层利用串口传一些“非标”的数据。关于通信协议的第二篇，我想来看看SPI通信。SPI简述SPI通信是Serialperipheralinterface的缩写，中文是串行外设接口，它可以使单片机与各种外围设备以串行的方式进行通信和交换信息，外围设备包括FlashRAM、网络控制器、LCD屏幕、AD转换器、甚至是其他的MC
系列文章目录学习使用Vivado和SDK进行XilinxZYNQFPGA开发|（一）开始学习使用Vivado和SDK进行XilinxZYNQFPGA开发|（二）学习方法选择学习使用Vivado和SDK进行XilinxZYNQFPGA开发|（三）安装并破解Vivado和SDK学习使用Vivado和SDK进行XilinxZYNQFPGA开发|（四）安装并破解Modelsim（本文）文章目录系列文章目录摘要一、安装Modelsim二、破解Modelsim摘要Modelsim的仿真功能强大，可以做一些仿真。不同版本中，新版本的感觉比老版本要快，所以尽可能安装更新版本的。我在野火FPGA开发板的资料包里
北邮22信通一枚~跟随课程进度更新北邮信通院数字系统设计的笔记、代码和文章持续关注作者迎接数电实验学习~获取更多文章，请访问专栏：北邮22级信通院数电实验_青山如墨雨如画的博客-CSDN博客 目录一.代码部分1.1reg_74LS374.v 1.2reg_LS374_tb.v二.仿真测试效果一.代码部分1.1reg_74LS374.vmodulereg_74LS374( input[7:0]D_in, inputclk, outputreg[7:0]D_out);always@(posedgeclk) beginD_out 1.2reg_LS374_tb.v`timescale1ns/1ps
本次实验为使用SPI的轮询方式读写Flash。采用HAL库进行书写。我使用的主控芯片是stm32f103zet6，上面搭载的Flash芯片是W25Q64芯片，这个芯片的容量是8MB。SPI的硬件接口和通信协议SPI的硬件接口 SPI有四线串行总线，其信号线分别有：SCLK：串行时钟（主机输出）MOSI：主输出从机输入或主机输出从机输入（主机输出的数据）MISO：主输入从输出或主输入从输出（从输出的数据输出）SS：从机选择（通常为低电平有效，一般写作NSS，主机输出），当一个SPI网络中有多个SPI从设备时，主设备通过控制这些设备的NSS信号来选择通信的从机设备，未被选择的设备NSS信号为高阻态
1testbench生成并行数据//模拟发送8次数据，分别0~7initialbegin#200rx_bit(8'd0);//任务的调用，任务名+括号中要传递进任务的参数0000000001rx_bit(8'd1);//0000000011->0100000001rx_bit(8'd2);//0000000101->0010000001rx_bit(8'd3);//0000000111->0110000001rx_bit(8'd4);rx_bit(8'd5);rx_bit(8'd6);rx_bit(8'd7);end//定义一个名为rxbit的任务，每次发送的数据有10位//data的值分别为
1初识FPGA文章目录1初识FPGA1.1基本认知1.1.1什么是FPGA？1.1.2什么是HDL？什么是Verilog？1.1.3硬件开发与软件开发1.1.4FPGA与其他硬件的对比1.1.5FPGA优势与局限性1.1.6FPGA的应用1.1.7FPGA的学习之路1.2FPGA开发流程1.2.1一般性的FPGA开发流程1.2.2利用Vivado开发FPGA1.2.3硬件调试与仿真(ILA核/VIO核)1.3FPGA芯片介绍1.3.1FPGA的发展史1.3.2FPGA厂商及型号1.3.3FPGA硬件结构1.3.3.1数字电路基本结构1.3.3.2LUT查找表1.3.3.3可配置逻辑块CLB1.
