文章目录前言一、设计需求二、RAM是什么？三、硬件设计3.1系统框图3.2IP核配置3.3自定义IP核3.4其他四、软件设计五、下载验证六、实验改进6.1硬件改进6.2软件改进6.3改进结果七、遇见的问题总结前言说起PS、PL数据交互，常见的有IO方式：MIOEMIOGPIO，还有利用BRAM或FIFO等，在上一篇文章ZYNQ学习笔记（三）：PL与PS数据交互——UART串口+AXIGPIO控制DDSIP核输出实验咱们学会了如何利用AXIGPIOIP核来实现PS（写）与PL（读）的数据交互，那么这篇文章来学习如何使用BRAM~一、设计需求1.将XilinxBMGIP核配置成一个真双端口的RAM
1.mealy状态机和moore状态机me 状态机是硬件电路设计的常用的描述工具，也是电路设计的重要思想。很早之前我就知道mealy状态机和moore状态机，但是对两者的差别不是非常的清楚，最近在学习系列检测器的设计时对这两种状态机和一段式、三段式状态机有了更深刻的了解，在这里分享自己的见解给大家。有什么理解不准确的地方也希望大家指正。1.1序列检测器 在介绍两种状态机之前首先先介绍一下序列检测器。 序列检测器：从一串数据流中找到需要检测的序列号。例如如下一串数据流，需要检测的序列为11010，则每一次检测到11010时序列检测器需要输出一次使能。 设计
引脚布局简图说明1：FPGA的引脚都按BANK分组，明白了各个BANK上的引脚情况就明白了FPGA的整体引脚布局。2：BNAK可以分为3类：（1）PS的BNAK，较为固定（2）普通的IOBANK-HP\HR\HD（3）高速口Quad-GTX3：同一BANK的供电相同，不同BANK的供电可以不同。4：还有1个BNAK-0，只有几个引脚，只专用CONFIG的PIN PS的BNAK从PS芯片内部来看GPIO54个MIO引出到FPGA芯片边界。64个EMIO从PS引出到PL，实现PS与PL的交互普通IO的BNAK-HP\HR布局规律：总结：1：我们可以看到一个普通的IO口往往是6\7个VCCO再加上5
Xilinx的vivado后仿或者综合后功能仿真支持各种主流仿真器包括vcs，ies(ncverilog)，modelsim等。本文描述的是基于XilinxFPGA的综合库进行网表的功能仿真或者后仿真的总结。重点是如何提取FPGA的stdcell仿真模型和SDF，以及如何利用主流仿真器进行后仿。一、采用第三方仿真器通常需要以下几个步骤：1、compile生成对应仿真器的仿真库(以ncverilog功能仿真为例)打开tclconsole，tclcommand如下：compile_simlib–simulatories–directory./ies_lib–libraryunisim2、生成仿真脚
目录1.概述2.GPIO操作2.1确定编号2.2初始化2.3操作GPIO3.VDMA操作3.1设置VDMA3.2VDMA操作代码4.结语1.概述此前的文章介绍如何利用petalinux定制ZYNQ-Linux操作系统。当ZYNQ-Linux系统搭建完毕后，需要在这个系统上开发应用程序以完成特定任务，这里面就涉及到如何在ZYNQ-Linux系统上去操作系统硬件资源的问题。目前，网上介绍的比较多的是需要改写Linux操作系统底层的设备树，并编写设备的驱动程序，这样的好处是可以提供一个统一的硬件接口，做到软硬件分离，可以更好地去保护硬件资源，但是实际操作对于初学者来说比较复杂。本文将介绍一种简单的操
1）实验平台：正点原子MPSoC开发板2）平台购买地址：https://detail.tmall.com/item.htm?id=6924508746703）全套实验源码+手册+视频下载地址：http://www.openedv.com/thread-340252-1-1.html第三十四章双目OV5640摄像头RGB-LCD显示实验双目摄像头是在一个模组上集成了两个摄像头，实现双通道图像采集的功能。双目摄像头一般应用于安防监控、立体视觉测距、三维重建等领域。本试验只做最基础的工作，把双目OV5640摄像头实时采集到的图像分左右两半显示在LCD屏幕上。本章包括以下几个部分：3434.1简介34
目录1、前言2、设计思想和架构3、硬件组成讲解4、vivado仿真5、vivado工程6、上板调试验证7、福利：工程源码获取1、前言本文章主要针对大学本科阶段学生；读文章之前先来几个灵魂拷问：1、你是否学过《微机原理》、《单片机》、《汇编语言》之类有关微型计算机的课程？2、上这些课时你的老师是否只是机械的讲着PPT，你听着无聊，听不懂，逐渐对计算机专业产生了畏惧？3、这些计算机专业的基础课程你学懂了吗？悟了吗？真正理解了吗？4、这些课里面的专业术语你理解吗？寄存器、总线、累加器。。。以上4条都真正理解的人少之又少，你上学时怎么都理解不了，出来上班后就逐渐理解了，这是为啥呢？因为上学时你面对的是
前言：做FPGA大赛期间遇到的问题，自己coding过程。包含：hdmi、摄像头等多输入源的拼接；了解DDR以及多种DMA传输方式，修改底层突发长度以及存储位宽；单输入源任意角度旋转（无需降低帧率）。文章目录前言免责声明一、hdmi、摄像头等多输入源的拼接二、WDMA传输三、单输入源的任意旋转任意突发长度修改旋转部分其他事项记录总结前言写这篇文章的原因呢，是因为之前参加FPGA大赛的时候遇到很多问题找不到系统的解决办法，本文主要提供一个大概的关于图像的大概处理流程；当然根本原因是没晋级决赛了哇，但是不得不承认我在这个比赛的过程中学习到了非常多的东西，记录下来帮助更多希望入门FPGA和图像处理的
已经测试通过。`timescale1ns/1ps////Company://Engineer:////CreateDate:20:14:1205/18/2023//DesignName://ModuleName:Modbus_CRC//ProjectName://TargetDevices://Toolversions://Description:////Dependencies:////Revision://Revision0.01-FileCreated//AdditionalComments:////moduleModbus_CRC(inputclk,inputrst,inputd_va
目录1、FPGA的DDS信号发生器1.1、DDS简介1.2、ROMIP核的生成1.3、波形数据的生成1.4、ROM的调用1.5、完整代码（包括拓展部分）2、数码管显示2.1、数码管简要说明2.2、SM4105643、基于DHT11的温湿度传感器3.1、DHT113.2、基本思路3.3、数据分离模块（BTD)3.4、数据转换模块（SMG）3.5、DHT11控制模块3.5.1、上升、下降沿的判定3.5.2、端口IO状态控制3.5.3、状态判断3.5.4、数据读入3.5.5、完整代码3.6、TOP3.7、结果展示 1、FPGA的DDS信号发生器1.1、DDS简介 DSS全称为“直接数字式频率合
