文章目录cadence导出网表错误记录报错合集(V16.6)解决方法[1]ORCAP-1600[2]ORCAP-1611[3]ORCAP-36006[4]SPMHGE-82[5]SPMHNI-189cadence导出网表错误记录报错合集(V16.6)WARNING(ORCAP-1600):NethasfewerthantwoconnectionsXXXWARNING(ORCAP-1611):Twonetsinsameschematichavethesamename,butthereisnooff-pageconnectorXXXWARNING(ORCAP-36006):PartName“EL3
背景一直想有一个在Allegro中换层的skill，比如输入l123，就显示1、2、3这三层。最近学了点基础的Skill语言，简单写了一个，基本能用。软件：CadenceAllegro16.6切层skill代码;change_layer.il;放在.brd同路径下，allegro中执行skillload("change_layer.il")后可以使用;切换线路层，例如，;l12;1/2两层，;l345;3/4/5三层;l;清空显示axlCmdRegister("l"'showlayers);注册指令"l"defun(showlayers(@restargs) axlVisibleDesign(
Allegro无法看到金属化孔的钻孔的原因和解决办法 用Allegro设计PCB的时候，希望同时看到金属化孔的盘以及钻孔，如下图但是有时显示效果是这样的，看不到钻孔了导致无法直观地区分是通孔是还是表贴的盘如何解决，具体操作如下点击Setup
1.View2.UISettings3.ResetUIToDefault
allegro设置差分线差分线宽线距_AllegroPCB快速调整差分对线宽线距原文链接：https://blog.csdn.net/qq_39299370/article/details/109580331Cadenceallegro设置差分线分配差分对，如下:3处更改差分对名字；4处为差分对网络，在5处选择两个网络即可。差分线间距设置：约束管理器→Electric→Net→routing→DifferentialpartPrimaryGap差分对最优先线间距（线到线间距）Primarywidth差分对最优先线线宽（线的粗细）走线长度不等长时，选取蛇形走线。想要单根蛇形走线，右键鼠标选择Si
⏪《上一篇》 🏡《上级目录》 ⏩《下一篇》目录1，概述2，WaivedDesignRulesCheckReport作用3，WaivedDesignRulesCheckReport示例4，WaivedDesignRulesCheckReport导出方法4.1，方法14.2，方法2B站关注“硬小二”浏览更多演示视频
1、File菜单New新建（brd/dra/shapesymbol...)Open打开brd、dra等文件Save保存，在设计PCB时要时不时保存一下，以免闪退未保存做了更改的文件，前功尽弃Saveas另存为，重命名Import导入Export导出Viewlog查看文本文件FileViewer文件浏览器PlotSetup打印设置PlotPreview打印预览Plot打印Properties添加用户属性（password及权限设置）ChangeEditor切换Cadence的其他产品Script录制快捷键RecentDesigns快速浏览/打开近期打开过的十个文件Exit退出 2、Edit菜单U
PCB的层次结构上一篇讲了画一个简单的芯片的QFN24封装的引脚放置问题，这一篇我先分享一下PCB的层次结构，这也是初学者画PCB时比较头疼的抽象问题，我们先从比较简单的双层板开始，我们虽简单的板子就是双层板，想一个三明治一样，先是中间厚厚的材料是环氧树脂，常见的厚度是1.5mm，也就是有机物是不导电的，然后在这个不导电的板子的正反面铺上一层薄薄的铜皮，一般是1盎司（厚度单位，等于0.035mm）肉眼很难看清楚，因为正反面一共两个铜皮，所以是双层板。首先打开我们cadence的PCB层叠结构图，如下图所示： 点开后会出现如下窗口： 1处显示了两个层的名字，TOP和BOTTOM，就是我们PCB板
CadenceAllegroVia过孔制作单位换算：1mil=0.0254mm，1mm约等于39.37mil，mil单位较小，我们一般保留2位小数即可。 制作过孔Via流程如下： 在Holetype下拉框中选择钻孔的类型。有如下三种选择：CircleDrill：圆形钻孔； OvalSlot：椭圆形孔；RectangleSlot：矩形孔。在Plating中可选择孔的属性类型，常用以下两种：Plated：金属化的；Non-Plated：非金属化的。一般的通孔元件（插件料）的管脚焊盘要选择金属化的，而元件安装孔，定位孔则选择非金属化的。关于焊盘Pad和层Layer的说明：RegularPad：
Allegro隐藏铺铜或显示铺铜以及单独显示某一层信息在我们在PCB完成后，我们会进行DRC检查，在铺铜网络存在显示时，找DRC标志符号不容易发现，如果要是把铺铜隐藏，PCB中只显示导线，焊盘，过孔。大大的减少了我们的检查DRC的困难。下面我们来进行铺铜隐藏或显示操作，执行Setup>Preferences…如下图所示，只要把对应的命令勾上，铜片将会隐藏。allegro显示铺铜以及隐藏铺铜设置
