草庐IT

arrival_time

全部标签

解决CitSpace分析新版本web of science文献报错“the timing slicing setting is outside the range of your data”

1.问题新版webofscience于2021年7月7日上线,旧版WebofScience将同步运行到2021年底。现在旧版webofscience入口早已关闭,新本webofscience的残产品中也不在提供旧页面入口。近来在使用webofscience文献制作CiteSpace图谱时发现,webofscience导出的文献数据在CiteSpace跑的时候都会出现“thetimingslicingsettingisoutsidetherangeofyourdata”的报错提示,如下图翻译报错:时间切片设置超出了您的数据范围。确保您的数据文件具有正确的格式并且位于正确的文件夹中。然后重试。看了

解决CitSpace分析新版本web of science文献报错“the timing slicing setting is outside the range of your data”

1.问题新版webofscience于2021年7月7日上线,旧版WebofScience将同步运行到2021年底。现在旧版webofscience入口早已关闭,新本webofscience的残产品中也不在提供旧页面入口。近来在使用webofscience文献制作CiteSpace图谱时发现,webofscience导出的文献数据在CiteSpace跑的时候都会出现“thetimingslicingsettingisoutsidetherangeofyourdata”的报错提示,如下图翻译报错:时间切片设置超出了您的数据范围。确保您的数据文件具有正确的格式并且位于正确的文件夹中。然后重试。看了

Git 报错:Failed to connect to github.com port 443: Timed out 解决办法

错误信息展示: 报错场景:正在如狼似虎拉代码,到新模块突然来了个惊雷,于是美好的一天开始了,我这是在企业环境下。解决方法:gitconfig--globalhttp.sslVerify"false"打开你的gitbash如图:运行这个命令以后,可以尝试再次运行gitclone命令,或返回idea进行代码克隆。应该就没问题了,然后我的问题就解决了。如果你们的没有解决:可以试试大佬们的方法,链接给你们放在下边↓https://blog.csdn.net/qq_41174706/article/details/116004981https://blog.csdn.net/qq_41174706/ar

Git 报错:Failed to connect to github.com port 443: Timed out 解决办法

错误信息展示: 报错场景:正在如狼似虎拉代码,到新模块突然来了个惊雷,于是美好的一天开始了,我这是在企业环境下。解决方法:gitconfig--globalhttp.sslVerify"false"打开你的gitbash如图:运行这个命令以后,可以尝试再次运行gitclone命令,或返回idea进行代码克隆。应该就没问题了,然后我的问题就解决了。如果你们的没有解决:可以试试大佬们的方法,链接给你们放在下边↓https://blog.csdn.net/qq_41174706/article/details/116004981https://blog.csdn.net/qq_41174706/ar

[图像处理]3×3中值滤波的verilog实现

一、原理1.将连续输入的9个灰度值存入移位寄存器,并通过抽头形成3×3矩阵,而后通过组合逻辑输出9个数的中值。2.抽头原理 因为数据存入shiftreg需要一拍的时间,若选用5、2抽头需要对input单独延迟一拍,本例选用6、3抽头以及input作为滤波矩阵的列输入,避免对input的单独延迟处理。每个时钟上升沿到来时,矩阵左列为抽头输入,其他列依次右移,如图所示。3.求中值算法①将9个数分成3组,每组3个数。求每一组的最大值、中值、最小值②对3个最大值求最小值,对3个最小值求最大值,对3个中值求中值,得到3个数③对这三个数求中值,这个数也是9个像素的中值二、verilog实现顶层模块://M

[图像处理]3×3中值滤波的verilog实现

一、原理1.将连续输入的9个灰度值存入移位寄存器,并通过抽头形成3×3矩阵,而后通过组合逻辑输出9个数的中值。2.抽头原理 因为数据存入shiftreg需要一拍的时间,若选用5、2抽头需要对input单独延迟一拍,本例选用6、3抽头以及input作为滤波矩阵的列输入,避免对input的单独延迟处理。每个时钟上升沿到来时,矩阵左列为抽头输入,其他列依次右移,如图所示。3.求中值算法①将9个数分成3组,每组3个数。求每一组的最大值、中值、最小值②对3个最大值求最小值,对3个最小值求最大值,对3个中值求中值,得到3个数③对这三个数求中值,这个数也是9个像素的中值二、verilog实现顶层模块://M

Java 8 Time API

Java8系列文章持续更新中日期时间API也是Java8重要的更新之一,Java从一开始就缺少一致的日期和时间方法,Java8DateTimeAPI是Java核心API的一个非常好的补充。为什么需要新的日期时间APIJava中现有的与日期和时间相关的类存在一些问题:日期时间类的定义不一致,在java.util和java.sql包中都有Date类。同样,格式化和解析类是在java.text包中定义的。java.util.Date同时包含日期和时间值,而java.sql.Date只包含日期值,把它放在java.sql包中是没有意义的。而且这两个类的名称相同,这本身就是一个非常糟糕的设计。没有为时间

Java 8 Time API

Java8系列文章持续更新中日期时间API也是Java8重要的更新之一,Java从一开始就缺少一致的日期和时间方法,Java8DateTimeAPI是Java核心API的一个非常好的补充。为什么需要新的日期时间APIJava中现有的与日期和时间相关的类存在一些问题:日期时间类的定义不一致,在java.util和java.sql包中都有Date类。同样,格式化和解析类是在java.text包中定义的。java.util.Date同时包含日期和时间值,而java.sql.Date只包含日期值,把它放在java.sql包中是没有意义的。而且这两个类的名称相同,这本身就是一个非常糟糕的设计。没有为时间

FPGA开发(3)——fifo获得3×3数据矩阵

一、3×3矩阵的获取方式查阅了一些FPGA图像处理的资料,总结出了获得3×3图像矩阵的方法主要有下面这几种。(1)用移位寄存器IP核;(2)用2个或者3个ram实现;(3)用2个或者3个fifo实现。我这边是使用vivado作为开发环境,quartus中有专门的IP核可以实现图像数据的缓存,但是vivado中的移位寄存器只可以缓存一行,而且最多缓存1088个,如下图所示。而且缓存数据很多时,会出现缓存数量不准确的现象,大家可以自己去试试。因此在vivado中推荐使用fifo或者ram来实现。二、基于fifo提取3×3矩阵的时序图利用时序图软件绘制了用fifo实现的移位寄存器的时序图,这边大致介

FPGA开发(3)——fifo获得3×3数据矩阵

一、3×3矩阵的获取方式查阅了一些FPGA图像处理的资料,总结出了获得3×3图像矩阵的方法主要有下面这几种。(1)用移位寄存器IP核;(2)用2个或者3个ram实现;(3)用2个或者3个fifo实现。我这边是使用vivado作为开发环境,quartus中有专门的IP核可以实现图像数据的缓存,但是vivado中的移位寄存器只可以缓存一行,而且最多缓存1088个,如下图所示。而且缓存数据很多时,会出现缓存数量不准确的现象,大家可以自己去试试。因此在vivado中推荐使用fifo或者ram来实现。二、基于fifo提取3×3矩阵的时序图利用时序图软件绘制了用fifo实现的移位寄存器的时序图,这边大致介