一、前言这篇博客是对软件工程导论的个人项目进行互评，项目要求实现一个简单的中小学数学卷子自动生成程序。我的搭档谢先衍同学使用Python完成了项目，而我则是使用java。尽管语言不同增加了一定的阅读成本，但是接触到另一种新语言并体会编程者发挥语言特性独特的心得，确实是拓展了眼界。一个项目，最终归结到不同问题，无论用什么语言，面临的问题都是一致的，但是语言的特性和编程者的思想却是和而不同，由此给人以启发二、要求用户：小学、初中和高中数学老师。功能：1、命令行输入用户名和密码，两者之间用空格隔开（程序预设小学、初中和高中各三个账号，具体见附表），如果用户名和密码都正确，将根据账户类型显示“当前选择
主要功能在下面这张流程图里（直接用报告的流程图了）下面展示一下效果（数码管的“welcome”比较抽象）ps.后面新加的功能（我觉得MP4应该还具有看小说的功能，但是小说字太多了放不下，于是添加了一个可以背诵名人名言的功能）四个功能的切换听歌（这张动图有时候不会动。刷新一下就好）看图看视频既可以锻炼球技，也能欣赏舞蹈游戏猜大小游戏鸡吃篮球（灵感来源于乒乓球游戏，只是改成单人模式了，实际上弄成双人也行）这次大作业使用OLED模块的灵感可以翻看上一篇文章买的款式是这一种注意，最好买I2C协议的四孔OLED屏幕，最好是带插针的，然后买个公对母的杜邦线，这样可以省去焊接的功夫。然后具体的接法是GND和
用于解决这类问题：举例一、 举例二、（求传递闭包） 代码如下：#include#includeusingnamespacestd;classmatrix{private:introws,cols;int**p;public:matrix();matrix(int&M,int&N);matrix(matrix&A,intm,intn);~matrix();matrixmulti(intx);voidout();voidinput();matrixoperator+(matrix&another);matrixoperator*(matrix&another);};matrix::matrix(i
工训中心的牛马实验三人表决器：实验目的1)辨识数字IC功能说明。2)测试数字集成门电路，掌握输出故障排除、使用注意事项。3)掌握逻辑函数搭建三人表决器。2.实验资源HBE硬件基础电路实验箱、万用表74LS00与非门、74LS10三个3输入与非门、74LS20两个输入与非门3.实验任务设计一个3变量的多数表决电路(当三个输入端中有2个及以上输入”1”时，输出端才为"1")，然后在实验板上实现自己设计的逻辑电路，并验证是否正确。实验原理采用74HC00+74HC10设计而成，三人各控制A、B、C三个按键中的一个，以少数服从多数的原则表决事件，按下表示同意，否则为不同意。若两人及两人以上同意，发光二
数模转换实验计科XXXXwolf工程文件我也一并上传了D级任务一.实验任务对74194进行仿真验证，掌握Quartus仿真的基本原则和常规步骤，记录移位寄存器的数据读写，并描述仿真波形，分析结果。二.实验过程1.电路连接2.功能仿真仿真结果如图所示：3.波形分析50ns：s=11，并行置位，qabcd=abcd=1010125ns：clrn=0，低电平有效，异步清零，qabcd=0250ns：s=01，串行右移，sr=1，qabcd=1000350ns：s=01，串行右移，sr=0，qabcd=0100450ns：s=10，串行左移，sl=1，qabcd=1001550ns，s=10，串行左移
一、自定FSM说明1、状态描述State0：睡觉，如果闹钟响则起床吃早餐，否则继续睡觉State1：吃早餐，吃完去上课State2：上课，上完课后如果要开会就去开会，否则去自习State3：自习，自习会后吃午餐State4：开会，开会完后吃午餐State5：吃午餐，吃完午餐去睡午觉State6：睡午觉，睡晚午觉后如果要运动则去运动，否则打游戏State7：运动，运动完后洗澡State8：打游戏，打完游戏后洗澡State9：洗澡，洗完澡后吃晚餐State10：吃晚餐，吃完晚餐后如果要上晚自习则去上自习，否则看电影State11：晚自习，晚自习完后去睡觉State12：看电影，看完电影后睡觉2、设
一、自定FSM说明1、状态描述State0：睡觉，如果闹钟响则起床吃早餐，否则继续睡觉State1：吃早餐，吃完去上课State2：上课，上完课后如果要开会就去开会，否则去自习State3：自习，自习会后吃午餐State4：开会，开会完后吃午餐State5：吃午餐，吃完午餐去睡午觉State6：睡午觉，睡晚午觉后如果要运动则去运动，否则打游戏State7：运动，运动完后洗澡State8：打游戏，打完游戏后洗澡State9：洗澡，洗完澡后吃晚餐State10：吃晚餐，吃完晚餐后如果要上晚自习则去上自习，否则看电影State11：晚自习，晚自习完后去睡觉State12：看电影，看完电影后睡觉2、设
工程文件：链接：https://pan.baidu.com/s/1TEB-dTQ4_EDHZeRCoImCoA?pwd=1111 提取码：1111D级任务：实验74194的仿真验证1.实验任务任务:实验74194的仿真验证，掌握Quartus仿真的基本原则和常规步骤，记录移位寄存器的数据读写，并描述仿真波形，结果分析并记录到实验报告。实验实作最终的电路图和波形图为:分析：如图可得，10ns时，clrn为1，s为11，执行并行载入操作，将输入abcd赋予输出qabcd。25-35ns，clrn为0，执行清零操作，输出全为0。50ns时，s为01，执行右移操作，输出的每一位等于上一位，第一位等于输
工程文件：链接：https://pan.baidu.com/s/1TEB-dTQ4_EDHZeRCoImCoA?pwd=1111 提取码：1111D级任务：实验74194的仿真验证1.实验任务任务:实验74194的仿真验证，掌握Quartus仿真的基本原则和常规步骤，记录移位寄存器的数据读写，并描述仿真波形，结果分析并记录到实验报告。实验实作最终的电路图和波形图为:分析：如图可得，10ns时，clrn为1，s为11，执行并行载入操作，将输入abcd赋予输出qabcd。25-35ns，clrn为0，执行清零操作，输出全为0。50ns时，s为01，执行右移操作，输出的每一位等于上一位，第一位等于输
4.用VHDL语言设计一个4位先行进位加法器① 理解要求，需要完成一个先行进位加法器，可采取化简后的公式，直接用逻辑门构造一个4位先行进位加法器。② 公式和原理图：③ 打开QuartusII，新建工程，工程命名为adder_first，开始编写源代码。④ 写好源代码，保存文件。LIBRARYIEEE;useIEEE.std_logic_1164.all;entityadder_firstisport(a:instd_logic_vector(3downto0);b:instd_logic_vector(3downto0);cin:instd_logic;s:outstd_logic_vecto
