4.用VHDL语言设计一个4位先行进位加法器①　理解要求，需要完成一个先行进位加法器，可采取化简后的公式，直接用逻辑门构造一个4位先行进位加法器。②　公式和原理图：③　打开QuartusII，新建工程，工程命名为adder_first，开始编写源代码。④　写好源代码，保存文件。LIBRARYIEEE;useIEEE.std_logic_1164.all;entityadder_firstisport(a:instd_logic_vector(3downto0);b:instd_logic_vector(3downto0);cin:instd_logic;s:outstd_logic_vecto