博客地址：https://lmark.cc/起因放假闲来无事，在B站冲浪，看到有人在讨论IC卡，我在这方面刚好还是有这么一点了解，就拿MF1卡给别人举了个例子，然后MF1卡就被开除出IC卡籍了。有点气，但是仔细想想，网上关于这些卡的介绍知识太少了，有些人区分不了也很正常，于是我查阅大量资料，才有了这篇文章。前置知识先给大家捋清楚几个不同的名词：ID卡，IC卡，RFID卡，CPU卡，m1卡，MF1卡，UID卡,CUID卡。。。看到这对名词想必大家头都大了，但是，今天我就带大家搞清楚这每一个名词的意思，以及目前市面上比较常见的卡的类型的介绍。RFID卡和IC卡首先，大家需要知道的一个名词是：RFI
从零开始的VerilogSPI协议设计一、写在前面1.1协议标准1.2数字IC组件代码1.3设计要求1.4其他协议解读1.4.1UART协议1.4.2SPI协议1.4.3I2C协议1.4.4AXI协议二、设计思想2.1从设备读写时序（reg_array）2.1.1写时序2.1.2读时序2.2从设备的控制器设计思想(SPI_slave_controller)2.3主设备设计思想2.3.1波特率分频器设计思想（BaudratePrescaler）2.3.2数据发送的控制器（SPI_master_contorller）三、从设备（reg_array）3.1状态机跳变3.2设计文件3.3仿真文件3.4
接上篇~【2022秋招】IC设计/FPGA开发秋招经历总结_Richie_L的博客-CSDN博客笔者的意向岗位是数字IC/FPGA，项目经历有FPGA相关，涉及信号处理以及单片机等。目前笔者的面试已经全部结束了，大概率不会继续参加面试了。参加过面试的公司有华为、中兴、爱立信、荣耀、大疆、兆易创新、芯原、普源精电，下面具体说一说这几个公司的面试感悟。一、华为“华子，没有你，我可怎么活啊。”从“爱华信华等华”到“骂华恨华”，这几乎是所有2023届毕业生的真实感受。许多同学为了等华子放弃了好多非常好的offer，但后来传出停止招聘的消息后也都面对现实了；当然还有些兄弟在allin华子，唉。早在寒假决
提示：文章写完后，目录可以自动生成，如何生成可参考右边的帮助文档文章目录输入失调电压的概念如何减小运放的输入失调？总结输入失调电压的概念输入失调电压：严格的定义就是在理想情况下，两个输入端的输入电压相同时，输出电压应该也为0。但是实际情况下，即使两端输入电压相同，放大电路仍然会有一个很小的输出。所以为了运放的输入端电压差为0，使得输出为0，必须在输入端加上一个小小的电压，即输入失调电压。举个例子，电子秤在没有任何称重物体的情况下，仍然有小重量显示，这就是由失调引起的。如何减小运放的输入失调？由上述运放得出，由于阈值电压、几何尺寸和负载电阻失配引起的输入失调电压，可以表示为：我们可以定义阈值电压
从零开始的UART协议设计一、写在前面1.1协议标准1.2数字IC组件代码二、设计要求三、模块划分四、全局参数五、整体结构六、波特率生成器6.1设计文件6.2仿真文件6.3仿真结果七、发送模块7.1发射模块状态机跳变7.2设计文件7.3仿真文件7.4仿真结果八、接收模块8.1接收模块状态机跳变8.2设计文件8.3仿真文件8.4仿真结果九、TOP模块9.1设计文件9.2仿真文件9.3仿真结果十、本设计与工业级UART的差距十一、其他数字IC基础协议解读11.1UART协议11.2SPI协议11.3I2C协议11.4AXI协议一、写在前面上一节中，我们详细讨论了UART的协议内容并从设计组件的角度
芯片设计验证社区·芯片爱好者聚集地·硬件相关讨论社区·数字verifier星球四社区联合力荐！近500篇数字IC精品文章收录！【数字IC精品文章收录】学习路线·基础知识·总线·脚本语言·芯片求职·EDA工具·低功耗设计Verilog·STA·设计·验证·FPGA·架构·AMBA·书籍Verilog奇数分频一、前言二、奇数分频电路题目三、奇数分频电路原理3.1不需要满足50%占空比的分频电路3.2需要满足50%占空比的分频电路四、非50%占空比的三分频电路4.1RTL设计4.2Testbench4.3仿真波形五、50%占空比的奇数分频电路（以三分频为例）5.1RTL设计5.2Testbench5
门级仿真（Gate-Levelsimulation）概述门级仿真与RTL仿真区别：1.RTL行为级仿真：2.门级仿真：3.时序仿真（后仿真）门级仿真模式：1.零延迟(ZeroDelaySimulation)2.单元延迟(UnitDelaySimulation)3.完整时序(SDFSimulation)为什么仍然需要门级仿真？门级仿真也称为后仿真，是数字IC设计流程中的一个重要步骤。RTL生成之后，会插入DFT，生成post_DFT的网表netlist；插入CPF/UPF描述的低功耗信息，生成post_ISO的网表netlist；之后插入时钟树（clocktree）和电源开关，生成最终的post
上下文虽然有些游戏选择放弃暂停菜单-可能是因为游戏持续时间较短，例如Don'tGrind-我个人认为暂停游戏是一个关键功能，我想学习如何在SpriteKit的Swift3中实现它。我曾看到尝试使用UIAlertController来实现这一点，但我——也许是错误的——认为更好的选择是在顶部覆盖一个SKView当前SKView的。我看过Apple的DemoBots看看我是否能弄清楚他们是如何暂停比赛的。但是，在我的设备上下载并运行后，出现了错误，所以我不想效仿。然而，如果有人能彻底解释过多的文件，如“LevelScene+Pause”、“SceneManager”、“SceneOpera
很多人在去IC设计公司面试之前不知道该怎么准备，因为没有参加过面试，所以就感觉非常慌张。那么面试前该做哪些准备？怎样才能把个人能力表现出来？相信很多同学都有着这样的疑问。首先来了解一下数字IC设计流程**1.需求分析(制定规格书)。**分析用户或市场的需求，并将其翻译成对芯片产品的技术需求。2.算法设计。设计和优化芯片钟所使用的算法。这一阶段一般使用高级编程语言（如C/C++），利用算法级建模和仿真工具（如MATLAB，SPW）进行浮点和定点的仿真，进而对算法进行评估和优化。**2.构架设计。**根据设计的功能需求和算法分析的结果，设计芯片的构架，并对不同的方案进行比较，选择性能价格最优的方案
CMOS中的latch-up闩锁效应、添加tap解决latch-up、使用combainedarea绘制TAPTAP的作用IC后端版图【VLSI】一、latch-up、Tap1.CMOS基础认知：N-Well和P-Substrate在CMOS里的位置2.latch-upissueLatch-up三种解决方案Prevention3.添加tapcells解决latch-up问题3.TAP的基础概念n-welltap&p-substratetap的工艺规则排列的个数二、画版图layout时的TAP1.Magicn-welltapp-substratetapcombainedarea分层画法的解释：c
