目录面试案例1一面二面面试案例2一面二面HR面面试案例3
引言 最近收到诸多粉丝的来信，要求出一版《数字IC设计、FPGA设计秋招笔试题精讲》，于是，通过几天几夜的加班加点，终于出了这一版《2022紫光展锐秋招笔试题目、答案、解析》，以后每隔7天就会出好几套卷，助各位数字IC设计者斩获大厂的高薪Offer！！！ PS：纯题目的PDF版本可联系博主获取~单选题（共26题，每题2分，共52分）1、Verilog语言与C语言的区别，不正确的描述是（）A. Verilog语言可实现并行计算，C语言只是串行计算B. Verilog语言可以描述电路结构，C语言仅仅描述算法C. Verilog语言源于C语言，包括它的逻辑和延迟D. Verilo
《FPGA/IC秋招经典100题（含详解）》持续更新中，觉得有用三连支持一下也是一种鼓励~。链接直达☟：《FPGA/IC秋招笔试/面试题总结》《FPGA/IC秋招笔试/面试题总结（续）》1.Verilog语言中，下面哪些语句不可被综合（）A.#delay语句B.initial语句C.always语句D.用generate语句产生的代码解：所有综合工具都不支持的结构：time，defparam，$finish，fork，join，initial，delays，UDP，wait2.`timescale1ns/100ps，如下正确的是（）A.时间单位是psB.时间单位是100psC.时间精度是1ns
比较器按照结构划分可以分为开环运放架构比较器和动态锁存比较器两大类。开环运放架构比较器可以通过设计运放的开环增益而达到很高的分辨率，但是比较速度却由于运放有限的带宽而常常受到限制。动态锁存比较器由于其基于正反馈网络的比较原理，一般具有较快的比较速度，但是动态锁存比较器的分辨率一般非常有限。而且，和开环运放架构的比较器相比较，动态锁存比较器的等效输入噪声和输入失调电压一般会比较高。一、开环比较器假设开环比较器的增益、-3dB带宽、建立时常数分别为Ai、ωi和，则，延时可以表示为：即，带宽越宽，开环比较器的延时越少，用表示单位增益带宽积，则比较器延时可以表示为:这就是为什么一般比较器由多个高带宽，
引言 最近收到诸多粉丝的来信，要求出一版《数字IC设计、FPGA设计秋招笔试题精讲》，于是，通过几天几夜的加班加点，终于出了这一版《2021华为海思秋招笔试题目、答案、解析》，以后每隔7天就会出好几套卷，助各位数字IC设计者斩获大厂的高薪Offer！！！ PS：纯题目的PDF版本可联系博主获取~单选题1、影响芯片成本的主要因素是DieSize和封装，但电源、时钟等因素，特别是功耗对解决方案的成本影响较大，因此低成本设计需要兼顾低功耗设计：（）A.错误B.正确正确答案：B详细解析：题目里已经说明了，“影响芯片成本的主要因素是DieSize和封装”，那么封装成本和什么有关呢，当
经验丰富的激流漂流练习者都知道，当他们到达河湾听到哗哗的水声但却看不到前方有什么的时候，就是把船停到最近河岸并观察路线的好时机。在当前生成式AI使用场景呈现爆炸式增长的背景下，网络安全行业也进入到这种“湍流”时刻。近日在美国拉斯维加斯举办的BlackHat2023网络安全大会期间，这一点得到了充分的印证，有多位演讲者都谈到了快速变化的AI领域，特点就是问题多于答案。威胁行为者是否正在积极使用ChatGPT？有可能，但迄今为止证据还很少。大型语言模型是否会被毒害而产生恶意行为？当然，但他们是如何操控模型进行最大限度的攻击，这一点还在研究中。尽管目前还存在不确定性，但安全研究人员和高管们都明确一点
有如下一个列表，将数据循环传递给子组件，实现业务解耦，组件拆分Vue的正常逻辑是，父组件和子组件的数据传递的是一个对象，属于引用传递，可以直接在子组件中修改数据，父组件中也会变化，它们操作的是同一个数据。uni-app子组件中修改H5正常，转为微信小程序后修改失败解决办法是：将修改的数据以事件的方式传递给父组件，在父组件中修改数据列表List.vuetemplate>viewclass="dish-list">Itemv-for="iteminlist":item="item"@on-change="handleChange">Item>view>template>script>importI
声明：本专栏所收集的数字IC笔试题目均来源于互联网，仅供学习交流使用。如有侵犯您的知识产权，请及时与博主联系，博主将会立即删除相关内容。笔试时间：2022年8月14日19:00题目类型：单选题（10x4’=40’）多选题（15x4’=60’）文章目录单选题1、下列关于DFTTransition测试行为错误的是2、下列关于MBIST测试描述不正确的是3、下列哪一个因素与动态功耗无关4、以下哪种存储介质是易失性存储?5、对于一个常规的ISP模块，其输入数据的顺序通常都是raster的（即按照光栅扫描顺序输入一张图片，从左到右，从上往下）。对于这种类型的系统中，如果要用一个MxN的滤波核(其中M是宽
从IC版图Layout的视角看待VLSI从设计到流片、FAB制造【VLSI】一、什么是IC版图？1.IC版图基础概念2.工程师使用EDA、CAD工具完成IC版图的布局布线3.经过设计和验证后输出GDSII4.流片tape-out5.Photolithography光刻Mask、Photomask和Photolithography光刻技术的关系二、一名IC版图工程师的视角看待版图设计与芯片生产的关联1.版图设计和FAB工艺制作的区别2.对比绘制Layout和真实的制造工艺步骤什么是Activearea？什么是P-selet、N-selet？为什么N-selectorP-selectmask比Ac
芯片设计验证社区·芯片爱好者聚集地·硬件相关讨论社区·数字verifier星球四社区联合力荐！近500篇数字IC精品文章收录！【数字IC精品文章收录】学习路线·基础知识·总线·脚本语言·芯片求职·EDA工具·低功耗设计Verilog·STA·设计·验证·FPGA·架构·AMBA·书籍Verilog固定优先级仲裁器一、前言二、题目三、原理3.1case/if语句法3.2for循环法3.3补码相与法四、RTL设计4.1case语句法固定优先级仲裁器4.2加法器法固定优先级仲裁器五、仿真5.1case法仿真文件5.2补码相与法仿真文件六、仿真结果分析6.1case法结果分析6.2补码相与法结果分析一
