Modelsim的使用方法1新建库File->New->Library…Create:选择创建的库，一般选择第三项。LibraryName:库的名字，一般以字母下划线命名。LibraryPhysicalName：默认。2新建工程File->New->Project…ProjectName:工程名，不要出现中文字符，空格，一般以字母或下划线命名。ProjectLocation：文件保存路径，点击Browse，选择路径，最好每个工程建一个文件夹。其他默认，点击ok完成创建。3.弹出下面框图，添加/新建文件：如果已经有要仿真的文件点击AddExistingFile打开文件，如果没有则新建新的文件。4
我的Modelsim-Altera是在安装Quartus13.0时下载的，里面会有选项，安装初学者版本就可以，在Quartus18.0里也可以使用。一、设置Quartus和Modelsim的关联路径这样就完成了关联设置，再次进行仿真就不会出现上篇文章出现的报错了。 sel为1的时候，out与a一致；sel为0的时候，out与b一致。 这只是简单的波形仿真，下面来学习更加强大的Modelsim仿真。 二、用Verilog编写测试脚本testbench1.File——New2.保存在testbench文件夹，命名时在被测模块名后面加tb 3.编写代码4.编译通过三、调用testbench、RTL
目录一、前言二、仿真分类三、RTL级仿真 3.1创建库3.2仿真配置设置3.3 运行仿真 四、常见问题4.1 #Errorloadingdesign4.2 运行仿真时报错“can'tread"Startup(-L)":nosuchelementinarray”4.3运行仿真时无任何报错，但object窗口为空，可正常运行仿真，如执行命令run-all但没有波形一、前言 目前网上较多的是使用ISE如vivado配合vivado进行仿真操作，本文将演示直接使用modelsim进行仿真，需要提供的是工程源文件和测试文件二、仿真分类 根据使用不同仿真阶段的源文件进行仿真，可划分为RTL仿真
日常·唠嗑 同上一篇文章术语：Xilinx及AlteraFPGA配置名词区分，本篇文章也是短文，简述AlteraFPGA芯片的管脚，供FPGA同行快速查阅信息。如果需要细入研究，可以网上检索看看，文章很多，写的也很详细。也可以参考官方配置文档（其实网上很多文章都是翻译官方文档，要想深入研究建议多看官方文档）1、配置管脚Pin简述MSEL[2:0]用于选择配置模式，比如AS、PS等DATA0FPGA串行数据输入，连接到配置器件的串行数据输出管脚DCLKFPGA串行时钟输出，为配置器件提供串行时钟nCSO（I/O）FPGA片选信号输出，连接到配置器件的nCS管脚ASDO（I/O）FPGA串行
由于很多小伙伴学习FPGA的过程中会用到Vivado的联合仿真，但是联合仿真对于版本是有匹配要求的（这边附上2018.3版本的对应版本要求），版本不对应的话后期可能会有一定的编译错误很麻烦。很多小伙伴Vivado用的是2018.3版本的，对应的modelsim10.6c版本的软件资源也比较少，详细的安装方法基本没有，这边做一个详细的说明。1.modelsin10.6安装资源百度网盘需要自取链接：https://pan.baidu.com/s/1HmKhBnHuESuuKNiHvnysVw?pwd=shbf 提取码：shbf2.安装步骤2.1软件安装步骤1（1）下载后解压到当前文件夹（2）首先双
Modelsim观察波形--基础操作前言显示波形信号添加、删除添加波形：添加子模块隐藏信号名称：改变时间刻度添加标记点给信号添加颜色信号进行快速分组定位信号改变显示高度取消背景上的竖线取消掉不需要的窗口改变字体及背景前言在实际进行调试时候，经常需要查看被测模块内部的一些信号甚至被测模块中例化的多个子模块内部的信号，用来查找问题原因。此时，可以通过手动添加这些模块的信号到波形窗口中的方式来实现。提示：以下是本篇文章正文内容，下面案例可供参考显示波形首先按照正常流程运行仿真，那么波形窗口中会自动的添加testbench中的所有信号并显示波形，如图信号添加、删除鼠标右键点击所选信号可以进行添加、删除
Modelsim观察波形--基础操作前言显示波形信号添加、删除添加波形：添加子模块隐藏信号名称：改变时间刻度添加标记点给信号添加颜色信号进行快速分组定位信号改变显示高度取消背景上的竖线取消掉不需要的窗口改变字体及背景前言在实际进行调试时候，经常需要查看被测模块内部的一些信号甚至被测模块中例化的多个子模块内部的信号，用来查找问题原因。此时，可以通过手动添加这些模块的信号到波形窗口中的方式来实现。提示：以下是本篇文章正文内容，下面案例可供参考显示波形首先按照正常流程运行仿真，那么波形窗口中会自动的添加testbench中的所有信号并显示波形，如图信号添加、删除鼠标右键点击所选信号可以进行添加、删除
文章目录前言一、编译仿真库1.编译仿真库2.仿真库设置二、Vivado设置1.在Vivado中单击Tools-Settings2.将lib导入Modelsim3.打开Modelsim，验证是否成功导入总结前言在开始配置之前，请先安装好Vivado和Modelsim，我使用的是Vivado2018.2和Modelsim-SE10.7，之所以选择这个版本是因为购买的工具书籍使用该版本，我安装的目录是默认目录，即Vivado是C:\Xilinx，Modelsim是C:\modeltech64_10.7。一、编译仿真库1.编译仿真库打开Vivado软件，单击Tools-CompileSimulatio
文章目录前言一、编译仿真库1.编译仿真库2.仿真库设置二、Vivado设置1.在Vivado中单击Tools-Settings2.将lib导入Modelsim3.打开Modelsim，验证是否成功导入总结前言在开始配置之前，请先安装好Vivado和Modelsim，我使用的是Vivado2018.2和Modelsim-SE10.7，之所以选择这个版本是因为购买的工具书籍使用该版本，我安装的目录是默认目录，即Vivado是C:\Xilinx，Modelsim是C:\modeltech64_10.7。一、编译仿真库1.编译仿真库打开Vivado软件，单击Tools-CompileSimulatio
目录1，资源下载及quartusII9.0的下载2，建立一个测试工程；3，编写VHDL程序和仿真文件4，alterausb-blaster驱动识别失败解决1，资源下载及quartusII9.0的下载链接：https://pan.baidu.com/s/1TXNG2aM4-7KR9Fx93zwgfQ 提取码：s83x提取完成，解压之后文件夹目录如下图：安装程序在目录：数字系统设计实验\实验\Quartus软件及教程\Quartus安装软件，双击setup.exe，以管理员身份运行；运行之后按如下的图片进行操作：点击next； 选择Iacceptthetermsofthelicenseagreem
