目录1、vcs、verdi简介和安装2、Verdi的配置3、vcs与Verdi联合仿真的Makefile脚本1、基于Verilog系统函数Makefile脚本1.1先在tb文件中添加代码段，仿真后可以产生.fsdb文件 1.2Makefile写法2、基于ucli/tcl接口Makefile脚本4、Verdi的使用1、vcs、verdi简介和安装 建议去淘宝买别人别人装好的环境，自己整比较麻烦。2、Verdi的配置verdi环境配置（gvim~/.bashrc）,主要是在 .bashrc中配置下面这三个参数：VERDI_HOME/NOVAS_HOME: 其实就是Verdi的安装路径PATH
使用Verdi查看二维数组波形在编写verilog设计电路时，需要通过查看波形来进行调试，而在数字IC设计中常用的波形查看工具就是Verdi。使用makefile脚本语言打开verdi后，常规操作是将鼠标点击要查看的信号，再使用ctrl+w即可添加该信号波形。但如果想要查看二维数组信号波形，则会出现如下所示的问题。这是由于在top模块中没有设置对二维数组进行记录，正确的方法是在top模块中添加如下函数：$fsdbDumpMDA();但是会发现，即便如此可能还是无法成功的添加二维数组波形，这时将top中的fsdb函数顺序按下面方式编辑即可$fsdbDumpvars(0);$fsdbDumpMDA
一、简介 verdi是一个目前流行的ICer使用的debug工具，主要用来查看代码以及波形以方便工程师解决问题。verdi的基本界面如下图所示，包括rtl界面以及波形界面。 二、基本操作 使用verdi打开设计以及波形的几种方法： 方法一： 1.opensourcefile:verdi-sv-f& 2.UsetheFile->OpenWaveformFilecpmmandtoloadthefsdb 方法二： 当VCS编译时使用-kdb选项时，vcs仿真会生成verdi的库文件，可以使用如下方式打开： verdi-elabkdb
1.生成波形：要VCS 与verdi联合仿真，需要在tb_top中加入如下代码，否则不会生成波形文件`ifdefFSDBinitialbegin$fsdbDumpfile("wave.fsdb");$fsdbDumpvars;end`endif2.Verdi基本操作(大写：shift+)g get,signlas添加信号，显示波形n next,SearchForward选定信号按指定的值（上升沿，下降沿，both,指定Value）向前跳转N 与n功能相同，方向向后y KeepCursoratCentor（开关）移至中央并保持居中，再按取消固定居中c color,调整所选信号的波形显示
目录1.加载设计2.加载波形3.重新加载设计和波形4.选择信号 5.查看波形6.mark标记时间差7.波形文件保存*.rc8.获取参数值 9.获取波形时刻里的值 10.新建组与对组重命名，显示信号全路径11、改变信号和波形颜色12.查看信号及变化13.显示状态机及其名称1.加载设计veidi加载设计的makefile脚本run_verdi:verdi-sv-ftb_top_filelist.f-toptb_top&告知软件支持SystemVerilog,加载设计的文件列表，设置设计顶层，后台执行2.加载波形手动加载，点击波形的按钮 自动加载,用-ssf命令run_verdi:verdi-sv-
vcs2018+verdi实现独立仿真带有VivadoIP核的工程前言工具准备vcs编译Vivado库文件使用Makefile实现仿真file.fsynopsys_sim.setupmakefilecompileelaboratesimulate+verdi前言在对带有VivadoIP核的工程进行仿真时，通常有联合仿真和独立仿真两种方法。前者通过在Vivado软件内部与其他仿真器联合实现仿真，但这存在很多弊端，例如每次必须同时启动两个软件，不够方便，效率也低；每次修改工程中的文件，都要重新编译整个工程；从别人那里拷贝来工程还要考虑两个软件的版本问题等等…因此独立仿真在实际工程仿真中有重要意义，
vcs2018+verdi实现独立仿真带有VivadoIP核的工程前言工具准备vcs编译Vivado库文件使用Makefile实现仿真file.fsynopsys_sim.setupmakefilecompileelaboratesimulate+verdi前言在对带有VivadoIP核的工程进行仿真时，通常有联合仿真和独立仿真两种方法。前者通过在Vivado软件内部与其他仿真器联合实现仿真，但这存在很多弊端，例如每次必须同时启动两个软件，不够方便，效率也低；每次修改工程中的文件，都要重新编译整个工程；从别人那里拷贝来工程还要考虑两个软件的版本问题等等…因此独立仿真在实际工程仿真中有重要意义，
文章目录前言一、vcs编译过程二、vcs常用指令1、常用（1）编译文件（2）debug选项（3）目录（4）使用verdi时需要在vcs里面添加的编译选项（5）仿真选项（加在sim里面）（6）其他2、覆盖率相关3、波形相关4、verdi相关三、QuestaSim使用方法四、DPI接口五、遇到的问题前言今日感想：学习只能慢慢搭积木，想一步登天可不行啊在vcs仿真时调用$dump函数dump出fsdb文件，随后verdiloadfilelist和fsdb文件来进行debug一、vcs编译过程1、vcs两步仿真：先编译文件，生成simv可执行文件；后进行仿真（compilationandsimulat
文章目录前言一、vcs编译过程二、vcs常用指令1、常用（1）编译文件（2）debug选项（3）目录（4）使用verdi时需要在vcs里面添加的编译选项（5）仿真选项（加在sim里面）（6）其他2、覆盖率相关3、波形相关4、verdi相关三、QuestaSim使用方法四、DPI接口五、遇到的问题前言今日感想：学习只能慢慢搭积木，想一步登天可不行啊在vcs仿真时调用$dump函数dump出fsdb文件，随后verdiloadfilelist和fsdb文件来进行debug一、vcs编译过程1、vcs两步仿真：先编译文件，生成simv可执行文件；后进行仿真（compilationandsimulat
