目录具体实现功能设计介绍51单片机简介设计思路设计内容程序（Keil5）仿真实现（protues8.7）全部资料具体实现功能模拟全自动洗衣机工作过程，以电机替代洗衣机电机。可以显示洗衣机工作的状态（进水、浸泡、洗衣、脱水、结束）。显示工作剩余时间（洗衣程序可自定义，时间精度：秒）。洗衣时交替正、反转。洗衣和脱水时电机转速不同。故障报警时声音提示。设计介绍51单片机简介51单片是一种低功耗、高性能CMOS-8位微控制器，具有8K可编程Flash存储器，使得其为众多嵌入式控制应用系统提供高灵活、超有效的解决方案。51系列单片机具有以下标准功能：8k字节Flash，512字节RAM，32位I/O口线
什么是移位寄存器移位寄存器：是指多个寄存器并排相连，前一个寄存器的输出作为下一个寄存器的输入，寄存器中存放的数据在每个时钟周期向左或向右移动一位。下面的右移移位寄存器因为左侧没有有效输入，所以在第4个时钟周期，寄存器内就已经没有有效数据了。反馈移位寄存器：寄存器被移出的数据后又通过某种方式或函数重新连接到了移位寄存器的输入端，从而使得移位寄存器有不断的输出。线性反馈移位寄存器（Linear-FeedbackShiftRegister，LFSR）：当反馈移位寄存器的反馈函数为线性函数时，就称这个移位寄存器是反馈移位寄存器。LFSR所用的线性反馈函数一般为异或或者同或。在每个时钟周期，LFSR的新
目录0专栏介绍1控制点计算之插值2控制点计算之近似3仿真实现3.1ROSC++实现3.2Python实现3.3Matlab实现0专栏介绍🔥附C++/Python/Matlab全套代码🔥课程设计、毕业设计、创新竞赛必备！详细介绍全局规划(图搜索、采样法、智能算法等)；局部规划(DWA、APF等)；曲线优化(贝塞尔曲线、B样条曲线等)。🚀详情：图解自动驾驶中的运动规划(MotionPlanning)，附几十种规划算法在曲线生成|图解B样条曲线生成原理(基本概念与节点生成算法)中，我们介绍了B样条曲线的基本概念，例如基函数的递推、曲线支撑性原理、节点生成公式等。本文进一步计算控制点计算和曲线生成原理
第一次学，查询了很多CSDN网页，也问了组里的技术专家，得到了很多指导。把我的个人学习笔记在这里保存记录分享，如果有问题欢迎大家批评指正。也欢迎大家点赞评论收藏，一起进步！1DDSIP核的配置创建工程，在IP核配置页面选择DDScompiler6.0。对IP核进行配置。如图所示配置参数。Configuration（配置）页面，ConfigurationOptions有三个选项，分别是相位产生器和SINCOS查找表、单独的相位产生器、单独的sin/cos，一般选择第一个，利用IP核生成一个频率相位可调的正余弦发生器。将SystemClock系统时钟设置为250MHz，NumberofChanne
名称：Quartus超声波测距设计verilog代码青创QC-FPGA开发板（文末获取）软件：Quartus语言：Verilog代码功能：超声波测距设计控制超声波测距模块，数码管显示测量结果，单位mm本代码已在青创QC-FPGA开发板验证，青创QC-FPGA开发板如下，其他开发板可以修改管脚适配：1.超声波测距原理超声波模块采用HC-SR04超声波测距模块工作原理 （1）采用IO口trig触发测距，给至少10us的高电平信号（本代码设计为15us）; （2）模块自动发送8个40khz的方波，自动检测是否有信号返回； （3）有信号返回，通过IO口echo输出一个高电平，高电平持续的时间就是
目录1.OFDM-UWB系统模型2.频偏估计算法3.帧头捕获算法4.MATLAB程序5.仿真结果 正交频分复用（OFDM）技术与超宽带（UWB）技术的结合，即OFDM-UWB，为无线通信领域带来了诸多优势。在无线通信中具有高数据速率、抗多径干扰能力强等优点。在实际通信过程中，由于发射端与接收端之间的频率偏差（频偏），可能会导致子载波间的正交性破坏，影响系统的性能。因此，频偏估计是OFDM-UWB通信链路中的重要环节。1.OFDM-UWB系统模型 OFDM-UWB系统通过将高速数据流划分为多个低速数据流，并在多个正交子载波上并行传输，从而实现了高速数据传输。在接收端，通过相应的解调技术
电流模架构Bandgap设计与仿真0.Bandgap电压基准源带隙基准作为集成电路中一个重要模块，被广泛应用在低压差线性稳压(LDO)、充电电池保护芯片和通信电路、射频收发器、flash存储器等多种模拟及数模混合集成电路中，并且是片上集成系统(SOC)芯片中不可或缺的部分，为整个芯片提供精确的电压参考点。1.Bandgap的温度系数补偿原理带隙基准源的基本原理是将两个拥有相反温度系数的电压以合适的权重相加，最终获得具有零温度系数的基准电压。因为传统带隙基准的输出值为1.2V，与硅带隙电压Eg/q值基本相等，所以这种基准电压源形象地称为带隙基准源。1.1负温度系数电压双极晶体管的基极-发射极电压
目录写在前面ProceduresAlwaysblock1Alwaysblock2AlwaysifAlwaysif2AlwayscaseAlwayscase2AlwayscasezAlwaysnolatchesMoreVerilogFeaturesConditionalReductionGates100Vector100rPopcount255Adder100iBcdadd100写在前面本篇博客对 VerilogLanguage剩余两个部分的题目写完，首先对题干先读懂是关键，然后思考如何实现并验证，这里采用先对题目解读，也就是要让我们干什么，然后直接给出答案。ProceduresAlwaysbl
学习Verilog做仿真时，可选择不同仿真环境。FPGA开发环境有Xilinx公司的ISE（目前已停止更新），VIVADO；因特尔公司的QuartusII；ASIC开发环境有Synopsys公司的VCS；很多人也在用IcarusVerilog和GTKwave的方法，更加的轻便。虽然ISE或者QuartusII都会自带仿真器，但功能还是有欠缺。所以，这里介绍下QuartusII+Modelsim联合仿真的测试方法，运行环境为64bit-win10系统。QuartusII安装本次介绍使用的Quartus版本为10.1。目前QuartusII官网已经没有13.1以下版本的安装包，大家可以安装13.1
概述：原语直接操作FPGA的资源，对FPGA的结构更加清晰，使用原语之前需要对FPGA的资源进行了解，本节为初识原语学习内容1.输入缓冲原语IBUF2.输出缓冲原语OBUF3.查找表原语 LUT1.IBUF，OBUF原语简介输入输出端口必须添加缓冲后才能进入FPGA内部逻辑，用于与外部隔离。功能就是起到缓冲隔离的作用。代码IBUFb_IBUF(.I(b),.O(b_IBUF_3));OBUFc_OBUF(.I(c_OBUF_7),.O(c));结构图 2.LUT查找表简介代码一个c1=a|b逻辑功能的查找表代码如下LUT2#(.INIT(4'hE))c11(.I0(a_IBUF_1),.I1
