本期分享Zynq-7010/20工业开发板（双核ARMCortex-A9+A7）的参数规格资料，其中包含软硬件、原理图、工业温度等均有。测试板卡是一款基于XilinxZynq-7000系列XC7Z010/XC7Z020高性能低功耗处理器设计的异构多核SoC工业级核心板，处理器集成PS端双核ARMCortex-A9+PL端Artix-7架构28nm可编程逻辑资源。核心板内部集成USBPHY芯片，通过邮票孔连接方式引出千兆网口、USB、CAN、UART等通信接口，可通过PS端加载PL端程序，且PS端和PL端可独立开发。核心板经过专业的PCBLayout和高低温测试验证，稳定可靠，可满足各种工业应用
本期分享Zynq-7010/20工业开发板（双核ARMCortex-A9+A7）的参数规格资料，其中包含软硬件、原理图、工业温度等均有。测试板卡是一款基于XilinxZynq-7000系列XC7Z010/XC7Z020高性能低功耗处理器设计的异构多核SoC工业级核心板，处理器集成PS端双核ARMCortex-A9+PL端Artix-7架构28nm可编程逻辑资源。核心板内部集成USBPHY芯片，通过邮票孔连接方式引出千兆网口、USB、CAN、UART等通信接口，可通过PS端加载PL端程序，且PS端和PL端可独立开发。核心板经过专业的PCBLayout和高低温测试验证，稳定可靠，可满足各种工业应用
基于FPGA的SOC平台搭建前记：在2018年购买黑金Zynq7020的开发板，但是之后课设、毕设以及现在工作都是从事与FPGA相关。直到最近公司有一个项目是关于SDR（Zynq7020+AD936x），终于从角落捡起这块吃灰多年的开发板。本文部分参考：学会Zynq（1）搭建Zynq-7000APSoC处理器FPGA嵌入式开发使用XilinxFPGA进行嵌入式设计有两种解决方案使用使用MicroBlaze软核处理器进行设计，适用于纯FPGA平台基于Zynq-7000APSoC处理器进行设计，只适用于Zynq系列FPGA。Zynq芯片内部：ARM处理器，PS端（ProcessingSystem）
基于FPGA的SOC平台搭建前记：在2018年购买黑金Zynq7020的开发板，但是之后课设、毕设以及现在工作都是从事与FPGA相关。直到最近公司有一个项目是关于SDR（Zynq7020+AD936x），终于从角落捡起这块吃灰多年的开发板。本文部分参考：学会Zynq（1）搭建Zynq-7000APSoC处理器FPGA嵌入式开发使用XilinxFPGA进行嵌入式设计有两种解决方案使用使用MicroBlaze软核处理器进行设计，适用于纯FPGA平台基于Zynq-7000APSoC处理器进行设计，只适用于Zynq系列FPGA。Zynq芯片内部：ARM处理器，PS端（ProcessingSystem）
今天第一次玩公司的高级板子，确实高级板子比较复杂，一个差分时钟就把我搞的糊里糊涂的，回家查了资料后，进行了如下总结。1.差分信号概念 差分传输是一种信号传输的技术，区别于传统的一根信号线一根地线的做法，差分传输在这两根线上都传输信号，这两个信号的幅度相同，相位相反。在这两根线上传输的信号就是差分信号。 简而言之，差分信号是两个信号，他们幅度相同、相位相反。2.FPGA差分时钟转换为单端时钟 2.1IP核（clockingwizard） 在vivado中使用clockingwizardIP核选择MMCM(Mixed-ModeClockMa
今天第一次玩公司的高级板子，确实高级板子比较复杂，一个差分时钟就把我搞的糊里糊涂的，回家查了资料后，进行了如下总结。1.差分信号概念 差分传输是一种信号传输的技术，区别于传统的一根信号线一根地线的做法，差分传输在这两根线上都传输信号，这两个信号的幅度相同，相位相反。在这两根线上传输的信号就是差分信号。 简而言之，差分信号是两个信号，他们幅度相同、相位相反。2.FPGA差分时钟转换为单端时钟 2.1IP核（clockingwizard） 在vivado中使用clockingwizardIP核选择MMCM(Mixed-ModeClockMa
1致谢编写本文档的目的在于指导用户如何移植基于z7平台的vxWorks6.9系统。移植之前首先感谢西安迅尔电子嵌入式工程师庞国强，本次是基于前者总结资料的基础上进行的完善，帮助新手可以以更少的指导掌握z7平台关于vxWorks的BSP移植。2.FPGA硬件平台搭建需要提前准备Vivado和xilinkSDK开发环境，任一款z7系列设计的板卡，板卡原理图，目的在于获得fsbl.elf和bitstream文件，为Bootrom移植做好准备。2.1建立工程step1：创建Vivado工程打开Vivado，进入Vivado界面后，点击“QuickStart”栏的“CreateProject”。然后在弹
1致谢编写本文档的目的在于指导用户如何移植基于z7平台的vxWorks6.9系统。移植之前首先感谢西安迅尔电子嵌入式工程师庞国强，本次是基于前者总结资料的基础上进行的完善，帮助新手可以以更少的指导掌握z7平台关于vxWorks的BSP移植。2.FPGA硬件平台搭建需要提前准备Vivado和xilinkSDK开发环境，任一款z7系列设计的板卡，板卡原理图，目的在于获得fsbl.elf和bitstream文件，为Bootrom移植做好准备。2.1建立工程step1：创建Vivado工程打开Vivado，进入Vivado界面后，点击“QuickStart”栏的“CreateProject”。然后在弹
最近鸽了挺久的，因为最近要做课设，再加上被这个工程的调试给难到了。在做该工程的时候，有一个良好的项目管理习惯会让开发的时候不会让人那么的高血压。特别要注意的是，异步FIFO的读写时钟的速率匹配问题，这个问题卡了我好久。1、sobel算子Sobel算法是像素图像边缘检测中最重要的算子之一，在机器学习、数字媒体、计算机视觉等信息科技领域起着举足轻重的作用。在技术上，它是一个离散的一阶差分算子，用来计算图像亮度函数的一阶梯度之近似值。在图像的任何一点使用此算子，将会产生该点对应的梯度矢量或是其法矢。Sobel边缘检测通常带有方向性，可以只检测竖直边缘或垂直边缘或都检测。实现步骤：第一步：Sobel提
最近鸽了挺久的，因为最近要做课设，再加上被这个工程的调试给难到了。在做该工程的时候，有一个良好的项目管理习惯会让开发的时候不会让人那么的高血压。特别要注意的是，异步FIFO的读写时钟的速率匹配问题，这个问题卡了我好久。1、sobel算子Sobel算法是像素图像边缘检测中最重要的算子之一，在机器学习、数字媒体、计算机视觉等信息科技领域起着举足轻重的作用。在技术上，它是一个离散的一阶差分算子，用来计算图像亮度函数的一阶梯度之近似值。在图像的任何一点使用此算子，将会产生该点对应的梯度矢量或是其法矢。Sobel边缘检测通常带有方向性，可以只检测竖直边缘或垂直边缘或都检测。实现步骤：第一步：Sobel提
