慢跑者与狗问题描述一个慢跑者在平面上沿椭圆以恒定的速率𝒗=𝟏跑步，设椭圆方程为:𝒙=𝟏𝟎+𝟐𝟎𝒄𝒐𝒔(𝒕),𝒚=𝟐𝟎+𝟓𝒔𝒊𝒏(𝒕)。突然有一只狗攻击他，这只狗从原点出发，以恒定速率𝒘跑向慢跑者，狗的运动方向始终指向慢跑者。分别求出𝒘=𝟐𝟎,𝒘=𝟓时狗的运动轨迹。模型建立设时刻t慢跑者的坐标为(𝑿(𝒕)，𝒀(𝒕))，狗的坐标为(𝒙(𝒕)，𝒚(𝒕))。则𝑿=𝟏𝟎+𝟐𝟎𝒄𝒐𝒔(𝒕),𝒀=𝟐𝟎+𝟏𝟓𝒔𝒊𝒏(𝒕)，狗从(0,0)出发，建立狗的运动轨迹的参数方程:由于狗始终对准人，因而狗的速度方向平行于狗与人位置的差向量：消去𝝀，得由题意𝑿=𝟏𝟎+𝟐𝟎𝒄𝒐𝒔𝒕,𝒀=𝟐𝟎+1𝟓𝒔𝒊𝒏(𝒕)，狗从(0,0)

【计算机组成原理】实验3使用Verilog语言实现一个寄存器堆，测试平台：Vivado①代码：REG.v :`timescale1ns/1psmoduleregfile(inputclk,inputwen,//写使能input[4:0]raddr1,//读地址input[4:0]raddr2,input[4:0]waddr,//写地址input[31:0]wdata,outputreg[31:0]rdata1,//读数据outputreg[31:0]rdata2,input[4:0]test_addr,outputreg[31:0]test_data);reg[31:0]rf[31:0];//

【计算机组成原理】实验1        使用Verilog语言实现定点加法和定点乘法，测试平台：Vivado1.代码：①定点加法：adder.v:`timescale1ns/1psmoduleadder(input[31:0]operand1,input[31:0]operand2,inputcin,output[31:0]result,outputcout);assign{cout,result}=operand1+operand2+cin;endmoduletestbench.v:`timescale1ns/1psmoduletestbench;//Inputsreg[31:0]opera

【计算机组成原理】实验4使用Verilog语言实现一个单周期CPU，测试平台：Vivado①部分代码：single_cycle_cpu.v:`timescale1ns/1ps`defineSTARTADDR32'd0//程序起始地址modulesingle_cycle_cpu(inputclk,//时钟inputresetn,//复位信号，低电平有效//displaydatainput[4:0]rf_addr,input[31:0]mem_addr,output[31:0]rf_data,output[31:0]mem_data,output[31:0]cpu_pc,output[31:0]c