单端输入即信号只有一个输入端口，很好理解。那么什么是伪差分和差分输入呢？ 如上图左所示为伪差分输入，其实质上还是是单端输入，因为VIN-上的信号并不被采样，保持和转换，而是做为共模抑制端用来消除VIN+和地平面上的共模噪声，因此VIN-上的电压输入范围一般在－0.2V到＋0.2V（即伪差分输入的共模输入范围是－0.2V到＋0.2V）。这是一个VIN+上耦合的地平面噪声信号被伪差分输入抑制的例子。而右图所示为全差分输入，即差分输入级则拥有完整的共模抑制能力，VIN-和VIN+拥有同样的输入信号范围。差分输入的ADC的满量程输入（VIN+－VIN-）一般是＋VREF到－VREF，因此VIN-
MSP432P401RLaunchPad教程（一）时钟配置专栏目录MSP432P401RLaunchPad教程基于keil的开发环境MSP432P401RLaunchPad教程（一）时钟配置MSP432P401RLaunchPad教程（二）keil环境配置MSP432P401RLaunchPad教程（三）滴答定时器如何将性能拉满配置到48MHz具体见下文一.时钟树1.七个时钟源从官方参考手册可以看出，这个mcu的时钟信号一共有七个时钟源，意思就是说所有的时钟信号由这七个时钟源通过各种配置（分频倍频选择啥的）出来的这七个时钟源是两个外部时钟源HFXTCLK：高速振荡器时钟源允许的频率范围1-MH
系列文章目录FPGA时序约束（一）基本概念入门及简单语法FPGA时序约束（二）利用Quartus18对Altera进行时序约束FPGA时序约束（三）时序约束基本路径的深入分析文章目录系列文章目录前言主时钟约束跨时钟域的时序分析虚拟时钟约束系统同步：pin2reg系统同步：reg2pin时钟特性约束时钟抖动（一些只适用于xilinx）set_input_jitterset_system_jitter时钟不确定性set_clock_latency/时钟偏斜前言在读《FPGA时序约束与分析》吴厚航时记录的读书笔记，继续总结记录一些知识点，深入一点点。（很详细的一本时序约束的书，非常推荐）主时钟约束在
方法使用握手信号是在两个不同域之间传输数据的有效方式，如下图所示：使用握手信号xack和yreq，系统X发给系统Y，下面是使用握手信号传输数据的例子：1）发送器系统X将数据放到数据总线上并发出xreq请求信号，表示有效数据已经发送到接收器系统Y的数据总线上2）把xreq信号同步到接收器的时钟域yclk上。3）接收器在识别xreq同步信号yreq2后，锁存数据总线上的信号4）接收器发出确认信号yack，表示其已经接受了数据5）接收器发出的yack信号同步到发送时钟xclk上6）发送器在识别同步的ack信号后，将下一个数据放到数据总线上握手信号的时序图如下所示：握手信号的要求数据应该在发送时钟域内
目录实验现象DS1302介绍ds1302简介引脚工作流程寄存器控制寄存器时间寄存器读写与时序写读ds1302的GPIO代码ds1302.cmain.c备注实验现象将程序烧录到单片机中后，lcd1602显示屏将从预设时间开始进行时钟功能。在lcd1602显示屏第一行分别显示年，月，日，星期；在第二行显示时，分，秒。DS1302介绍ds1302简介DS1302是DALLAS公司推出的涓流充电时钟芯片，内含有一个实时时钟/日历和31字节静态RAM，通过简单的串行接口与单片机进行通信。实时时钟/日历电路提供秒、分、时、日、周、月、年的信息，每月的天数和闰年的天数可自动调整。DS1302与单片机之间可以
目录实验现象DS1302介绍ds1302简介引脚工作流程寄存器控制寄存器时间寄存器读写与时序写读ds1302的GPIO代码ds1302.cmain.c备注实验现象将程序烧录到单片机中后，lcd1602显示屏将从预设时间开始进行时钟功能。在lcd1602显示屏第一行分别显示年，月，日，星期；在第二行显示时，分，秒。DS1302介绍ds1302简介DS1302是DALLAS公司推出的涓流充电时钟芯片，内含有一个实时时钟/日历和31字节静态RAM，通过简单的串行接口与单片机进行通信。实时时钟/日历电路提供秒、分、时、日、周、月、年的信息，每月的天数和闰年的天数可自动调整。DS1302与单片机之间可以
写在前~本章将会详细的讲解msp430f5529单片机的时钟系统及其使用方法。如有不妥的地方欢迎各位大佬斧正！！！目录什么是时钟系统和时钟源MSP430f5529时钟源和时钟系统介绍产生时钟信号的时钟源：时钟配置什么是时钟系统和时钟源 在单片机中，单片机每开始一个周期的工作就需要一个节拍来告诉它，这就相当于我们的心脏每跳动一次，血液被泵到身体各处一次一样。那么单片机的时钟就是单片机工作所需要的节拍，单片机的取指令、译指令等工作都需要以这样的时钟周期为最小周期。 而实际上这样一个时钟就是一个方波信号，在每一个上升沿或者下降沿会迫使单片机工作一次。产生这样有规律的方波信号的源头就叫做时
异步FIFO写在前面的话异步FIFO相关知识点FIFO简介FIFO结构应用场景（来源小梅哥《FPGA系统设计与验证实战指南》章节4.4）相关参数异步FIFO内部组成异步FIFO的Verilog代码（强烈建议手敲，不要复制粘贴!)顶层模块双端口RAM写满信号判断模块读空信号判断模块信号同步模块testbench波形截图总结写在前面的话掌握基本的数字模块是数字IC工程师的基本要求，最近几年在笔试和面试的时候会遇到要求手撕代码，一方面是考察面试者有没有良好的codingstyle，重要的则是考察面试者对常用模块的了解程度。面对这种问题，没有比较好的解决方法，只能是多看、多写，时常复习复习。之所以要把
异步FIFO写在前面的话异步FIFO相关知识点FIFO简介FIFO结构应用场景（来源小梅哥《FPGA系统设计与验证实战指南》章节4.4）相关参数异步FIFO内部组成异步FIFO的Verilog代码（强烈建议手敲，不要复制粘贴!)顶层模块双端口RAM写满信号判断模块读空信号判断模块信号同步模块testbench波形截图总结写在前面的话掌握基本的数字模块是数字IC工程师的基本要求，最近几年在笔试和面试的时候会遇到要求手撕代码，一方面是考察面试者有没有良好的codingstyle，重要的则是考察面试者对常用模块的了解程度。面对这种问题，没有比较好的解决方法，只能是多看、多写，时常复习复习。之所以要把
1、差分信号的定义 差分传输是一种信号传输的技术，区别于传统的一根信号线一根地线的做法，差分传输在这两根线上都传输信号，这两个信号的振幅相同，相位相反。在这两根线上的传输的信号就是差分信号。信号接收端比较这两个电压的差值来判断发送端发送的是逻辑0还是逻辑1。在电路板上，差分走线必须是等长、等宽、紧密靠近、且在同一层面的两根线。 一般类型有：DDR、USB、以太网、PCIE、SATA、RS485、RS422、HDMI、LVDS 常用对有：+/- PM/PN TXN/TXP 2、差分信号与单端走线的比较差分信号与传统的一根信号线一根地线（即单端信号）走线的做法相比，其优缺点分
