在FPGA开发过程中，使用各类芯片时，经常遇到差分输入和单端输入。以ADC为例：1、单端输入：一端输入，一端接地。ADC采样值=VIN-GND=VIN-0。 2、差分输入：两端都输入，二者互为反相信号。ADC采样值=(VIN+)- (VIN-)。两个线通常布在一起，当其中一方受干扰时，另一方也受到同样的干扰。这样，在采样时能够相互抵消，从而减小干扰，增强抗干扰能力。 总结：差分，是一个非常巧妙的方法，无论是在学习中、工作中还是生活中，差分的思维方法，都能帮助到我们。
文章目录前言一、Stm32F1时钟树二、STM32F407时钟树三、STM32时钟配置3.1系统时钟配置总结前言一、Stm32F1时钟树使用内部高速时钟时，工作频率最大为64Mhz，且不稳定，因此需要外接时钟源一般8MHZ。8MHZ经过PLL后SYSCLK为72Mhz；APB1预分频后为36MHZ，APB2预分频后为72MHZ，定时器1~8时钟频率为72MHZ，ADC经过6分频后为12MHZ二、STM32F407时钟树比F1系列多一个PLL；最大频率为168MHZ；APB1预分频为42MHZ；APB2预分频为84MHZ；挂载在APB1的定时器时钟为84MHZ（T2-T5、T12-T14），在A
一、基本电路一 仿真信号： 备注：1、黄色：Vin 绿色：U0+ 洋红色：U0-2、缺点：输入阻抗低二、基本电路二 仿真信号：备注： 1、黄色：Vin 绿色：U0+ 洋红色：U0-2、缺点：U0-和U0+存在一个转换延时差三、基本电路三 仿真信号： 备注： 1、黄色：Vin 绿色：U0+ 洋红色：U0-2、优点：2.1可以通过改变VDC任意设定输出的共模电压；2.2可以通过改变单一电阻Rg调节信号增益；2.3可以通过改变R1或者C1，实现高通截止频率改变；缺点：无法实现低频或者直流信号输入
方差分析（AnalysisofVariance，简称ANOVA）主要用于验证两组样本，或者两组以上的样本均值是否有显著性差异（是否一致）单因素方差分析是指试验中只有一个因素变化，若有两个因素改变则称为双因素试验，若有多个因素改变则称为多因素试验。实际操作案例（随意的数据）：因素A有“1，2，3”3个水平点击分析——比较平均值——单因素Anova检验检验结果：Anova表中，若显著性sig值0.05,不显著，接受原假设，均值全相等。本例子中，F=1.113，显著性sig值为0.36>0,05,故不显著，接受原假设，均值全相等。假如得出均值全不相等的情况时，看第二张表事后检验多重比较。这张表中可以
04、Cadence使用记录之器件连接的连线、页内网络、总线、跨页网络、差分、电源（OrCADCaptureCIS原理图）前置教程：01、Cadence使用记录之新建工程与基础操作（原理图绘制：OrCADCaptureCIS）02、Cadence使用记录之创建元器件—原理图和封装（OrCADCaptureCIS）03、Cadence使用记录之超多引脚元器件的快速创建方法（OrCADCaptureCIS）04、Cadence使用记录之器件连接的连线、网络、总线、差分（OrCADCaptureCIS）04、Cadence使用记录之器件连接的连线、页内网络、总线、跨页网络、差分、电源（OrCADCa
一，实验现象实验项目现象如下： 这个项目需要用到51单片机板上的功能如下：1.独立按键2.LCD16023.定时器中断功能介绍1.独立按键实现三个功能，选择键，增大键，减小键。2.lcd1602显示时间3.定时器中断确定时间代码如下：#includetypedefunsignedintu16;typedefunsignedcharu8;sbitK1=P3^1;//功能键sbitK2=P3^0; //增大sbitK3=P3^2; //减小//lcd管脚定义sbitRS=P2^6;sbitEN=P2^7;sbitRW=P2^5;#defineLCD1602_DATAPORTP0 u16sum,K
目录前言RTC框图STM32实时时钟电路功能需要STM32CubeMx配置RTC配置RCC配置RTC配置时间，闹钟，唤醒开启中断设置中断优先级功能代码实现STM32Cude生成RTC初始化自定义触发闹钟次数变量 重写周期唤醒回调函数重写闹钟中断函数前言 在做51单片机项目时，如果需要年月日时分秒的时间记录，会在51单片机上面外挂一个DS1302的时钟芯片，再加上时间芯片的外围电路。但在STM32F407中，不再需要这么干了，因为在STM32的内部就已经集成了年月日时分秒的时钟电路--也就是实时时钟（RTC）RTC框图 下图是RTC的框图，箭头部分是实时时钟基本部分
目录前言RTC框图STM32实时时钟电路功能需要STM32CubeMx配置RTC配置RCC配置RTC配置时间，闹钟，唤醒开启中断设置中断优先级功能代码实现STM32Cude生成RTC初始化自定义触发闹钟次数变量 重写周期唤醒回调函数重写闹钟中断函数前言 在做51单片机项目时，如果需要年月日时分秒的时间记录，会在51单片机上面外挂一个DS1302的时钟芯片，再加上时间芯片的外围电路。但在STM32F407中，不再需要这么干了，因为在STM32的内部就已经集成了年月日时分秒的时钟电路--也就是实时时钟（RTC）RTC框图 下图是RTC的框图，箭头部分是实时时钟基本部分
今天在创建工程时，由于只是一个测试用的工程，给时钟信号分配管脚时只是简单的使用了普通的IO管脚，在实现时报了以下错误[Place30-574]PoorplacementforroutingbetweenanIOpinandBUFG.Ifthissuboptimalconditionisacceptableforthisdesign,youmayusetheCLOCK_DEDICATED_ROUTEconstraintinthe.xdcfiletodemotethismessagetoaWARNING.However,theuseofthisoverrideishighlydiscouraged
1.差分线设置logic->assigndiffierentialpair2.差分规则设置见《allegro-规则设置》3.设置差分对单、双根走线设置，点击connect,选中走线，鼠标右击一次选中sigletraceMode，即可来回切换单双跟走线
