STM32，这个MPU上电默认PB4PB3PA15这些引脚电平且无法正常拉高拉低。PB4,PA15为高电平，PB3为低电平。其实原因是：I/O口不能正常输出一般都是端口被复用了造成的。文章讲的这几个端口在单片机上电时默认就是复用的，JTAG相关的PA13,PA14,PA15,PB3,PB4引脚，禁用JTAG或SWD可以释放其中的一些引脚。这个就是复用功能 我们需要使用stlinkV2进行烧录所以使用，部分重映射。JTAG-DA失能，SW-DP使能；RCC_APB2PeriphClockCmd(RCC_APB2Periph_AFIO,ENABLE);//重映射需要先使能AFIO时钟GPIO_Pi

一、RK3588设备树结构firefly的官方说明文档RK3588gpio系统说明function{ group{ rockchip,pin=bankgpiofunc&ref>; };};其中，bank是所属的组，Core-3588J有5组GPIObank：GPIO0-GPIO4，每组又以A0-A7,B0-B7,C0-C7,D0-D7作为编号区分。首先，对于firefly的rk3588j的开发板，其设备树有几个比较重要的文件，分别是/kernel/arch/arm64/boot/dts/rockchip/rk3588s-pinctrl.dtsi；/kernel/arch/arm64/bo

        本人初次接触AXI接口，在了解了AXI接口读写时序后，计划使用AXI接口对BRAM进行读写，并进行仿真测试，AXI接口有三种类型：AXI4、AXI-lite、AXI-stream，我一开始成功对AXI4进行了读写测试，在了解读写时序后这是很简单的，但是在对AXI-lite进行读写测试时，本以为读写时序与AXI4一致，并且端口数量大大减少，实验应该会很快做完，但却出现了下图所示情况：       图中即使使awvalid信号一直为高，awready信号却迟迟无法拉高，这与AXI4仿真时情况不符，之后再一次偶然打包AXI接口的ip时，发现了原因，如下图所示：    此处展示的是模拟