资源链接在文章底部(ps含 报告及完整工程文件)1、设计内容用EGO1板上资源设计高度为五层楼的电梯模拟器，在开发板上模拟电梯运行状态，并显示电梯运行时间。1.利用板上五个按键S0,S1,S2,S3,S4,S5作为对应楼层呼叫按键；2.利用数码管显示电梯运行楼层和目的楼层以及电梯运行时间；3.使用LED1,LED2,LED3,LED4,LED5五个LED指示灯分别显示对应楼层呼叫状态，LED0显示电梯开关状态。4.电梯每运行一层耗时一秒，开发板上电即电梯开始工作。2、系统运行流程系统初始时，电梯停在某一层。当没有楼层按键按下时，各LED指示灯处于熄灭状态；当有楼层按键按下时，对应LED指示灯亮
北邮22信通一枚~跟随课程进度更新北邮信通院数字系统设计的笔记、代码和文章持续关注作者迎接数电实验学习~获取更多文章，请访问专栏：北邮22级信通院数电实验_青山如墨雨如画的博客-CSDN博客目录一.代码部分1.1 counter_24.v1.2 divide.v1.3 debounce.v二.管脚分配三.实验效果一.代码部分1.1 counter_24.vmodulecounter_24( inputclk,rst,hold, output[8:0]seg_led_1, output[8:0]seg_led_2, outputreg[7:0]led); wireclk_lh; wirehold
1设计要求分析 计数是一种最简单基本的运算。计数器就是实现这种运算的逻辑电路，计数器在数字系统中主要是对脉冲的个数进行计数，以实现测量、计数和控制的功能，同时兼有分频功能。本次实验采用50MHz时钟进行系统仿真，并具备低电平有效的复位信号。计数从0~100，当计数器记满100后归零重新计数。2系统设计2.1总体设计思路 实验采用50MHZ时钟进行系统仿真，即20ns，可以计算得出计数范围为。计数从0到100，则需要一个至少7位（）计数器，且记满后归零。并且计数器对脉冲个数计数，所以计数器需与时钟信号严格同步。同时还需要设计一个低电平有效复位信号，而此信号与时钟不同步，是异步复位，即
北邮22信通一枚~跟随课程进度更新北邮信通院数字系统设计的笔记、代码和文章持续关注作者迎接数电实验学习~获取更多文章，请访问专栏：北邮22级信通院数电实验_青山如墨雨如画的博客-CSDN博客目录一.代码部分1.1 JK_8421.v1.2 JK_ff.v1.3 debounce.v二.管脚分配三.实验效果一.代码部分1.1 JK_8421.vmoduleJK_8421( inputclk,rst,btn,set, output[3:0]Q, output[8:0]seg_led); reg[8:0]seg[9:0]; debouncedebounce_1 ( .clk(clk), .rs
【2023-11-16：修改Y为4位宽，支持显示学号8和9】实验要求一、实验目的1.学习动态扫描显示数码管的使用。2.学习数据选择器及其信号分配方法。3.巩固VerilogHDL层次化设计电路的方法。利用modelsim仿真模块代码1.modelsim仿真代码`timescale1ps/1psmoduleljq_2344_5_vlg_tst();regclk;regen;wire[2:0]DIG;wire[1:0]Q;wire[3:0]Y;wire[6:0]codeout;wire[4:0]seg;ljq_2344_5i1(.DIG(DIG),.Q(Q),.Y(Y),.clk(clk),.co
北邮22信通一枚~跟随课程进度更新北邮信通院数字系统设计的笔记、代码和文章持续关注作者迎接数电实验学习~获取更多文章，请访问专栏：北邮22级信通院数电实验_青山如墨雨如画的博客-CSDN博客 目录一.代码部分1.1counter.v1.2debounce.v二.管脚分配三.实现效果一.代码部分1.1counter.vmodulecounter( inputclk, inputrst, inputbutton_1, inputbutton_2, output[8:0]seg_1, output[8:0]seg_2); reg[8:0]seg[9:0]; wirekey_pulse_1; wir
实验一选择器2选1多路选择器逻辑表达式：y=(∼s&a)∣(s&b)y=(\sims\&a)|(s\&b)y=(∼s&a)∣(s&b)逻辑电路：数据流建模数据流建模主要是通过连续赋值语句assign来描述电路的功能modulem_mux21(a,b,s,y);inputa,b,s;//声明3个wire型输入变量a,b,和s，其宽度为1位。outputy;//声明1个wire型输出变量y，其宽度为1位。assigny=(~s&a)|(s&b);//实现电路的逻辑功能。endmodule仿真代码：#include"verilated.h"#include"verilated_vcd_c.h"#in
北邮22信通一枚~跟随课程进度更新北邮信通院数字系统设计的笔记、代码和文章持续关注作者迎接数电实验学习~获取更多文章，请访问专栏：北邮22级信通院数电实验_青山如墨雨如画的博客-CSDN博客目录一.代码部分 二.管脚分配三.实现过程讲解及效果一.代码部分shift_register.vmoduleshift_register( inputclk,DS,OE,MR, inputwireST_CP, outputreg[7:0]out=8'b1111_1111, outputregQ7=1'b1); always@(posedgeclk) begin if(!MR) begin
北邮22信通一枚~跟随课程进度更新北邮信通院数字系统设计的笔记、代码和文章持续关注作者迎接数电实验学习~获取更多文章，请访问专栏：北邮22级信通院数电实验_青山如墨雨如画的博客-CSDN博客 目录一.代码部分1.1reg_74LS374.v 1.2reg_LS374_tb.v二.仿真测试效果一.代码部分1.1reg_74LS374.vmodulereg_74LS374( input[7:0]D_in, inputclk, outputreg[7:0]D_out);always@(posedgeclk) beginD_out 1.2reg_LS374_tb.v`timescale1ns/1ps
北邮22信通一枚~跟随课程进度更新北邮信通院数字系统设计的笔记、代码和文章持续关注作者迎接数电实验学习~获取更多文章，请访问专栏：北邮22级信通院数电实验_青山如墨雨如画的博客-CSDN博客 目录编辑一.代码部分1.1JK.v1.2JK_tb.v二.仿真结果一.代码部分1.1JK.vmoduleJK( inputclk, inputJ, inputK, inputset, inputreset, outputregq);always@(negedgeclkornegedgeresetornegedgeset) begin if(!reset) //异步清零 begin q1
