RGMII接口是常见的以太网通信接口，主要用于MAC和PHY之间的通信，支持10/100/1000Mbps三种通信速率。本文主要介绍RGMII接口定义及其在1000Mbps速率下的时序规范。目录1接口定义2时序规范2.1OriginalRGMII2.2RGMII-ID1接口定义 RGMII由GMII(GigabitMediaIndependentInterface)简化演变而来，意为 ReducedGMII，是常见的以太网MAC和PHY之间的通信接口，优点是比GMII减少了近一半的管脚，节约设计成本。 RGMII支持10/100/1000Mbps三种通信速率，接口定义如下：
RGMII接口是常见的以太网通信接口，主要用于MAC和PHY之间的通信，支持10/100/1000Mbps三种通信速率。本文主要介绍RGMII接口定义及其在1000Mbps速率下的时序规范。目录1接口定义2时序规范2.1OriginalRGMII2.2RGMII-ID1接口定义 RGMII由GMII(GigabitMediaIndependentInterface)简化演变而来，意为 ReducedGMII，是常见的以太网MAC和PHY之间的通信接口，优点是比GMII减少了近一半的管脚，节约设计成本。 RGMII支持10/100/1000Mbps三种通信速率，接口定义如下：
目录1、I2C总线简介2、通信过程3、寻址方式4、起始信号和停止信号5、 字节传送与应答 6、同步数据信号 7、时钟同步与仲裁（1）时钟同步（2）仲裁8、典型I2C时序 （1）主机向从机发送数据 （2）从机向主机发送数据 （3）主机先向从机发送数据，然后从机再向主机发送数据1、I2C总线简介I2C总线是Philips公司在八十年代初推出的一种串行、半双工的总线，主要用于近距离、低速的芯片之间的通信；I2C总线有两根双向的信号线，一根数据线SDA用于收发数据，一根时钟线SCL用于通信双方时钟的同步；I2C总线硬件结构简单，简化了PCB布线，降低了系统成本，提高了系统可靠性，因此在各个领域得到了广
目录1、I2C总线简介2、通信过程3、寻址方式4、起始信号和停止信号5、 字节传送与应答 6、同步数据信号 7、时钟同步与仲裁（1）时钟同步（2）仲裁8、典型I2C时序 （1）主机向从机发送数据 （2）从机向主机发送数据 （3）主机先向从机发送数据，然后从机再向主机发送数据1、I2C总线简介I2C总线是Philips公司在八十年代初推出的一种串行、半双工的总线，主要用于近距离、低速的芯片之间的通信；I2C总线有两根双向的信号线，一根数据线SDA用于收发数据，一根时钟线SCL用于通信双方时钟的同步；I2C总线硬件结构简单，简化了PCB布线，降低了系统成本，提高了系统可靠性，因此在各个领域得到了广
写在前面 全系列：《基于Xilinx的时序分析、约束和收敛》目录与传送门 在《基于Xlinx的时序分析、约束和收敛（3）----基础概念（下）》文章中写了一些时序分析的基础概念，同时还说了文章中提到的公式根本就不需要记忆，因为综合工具vivado会帮你把所有时序路径都做详尽的分析，你所需要做的就是理解概念。 光说不练云玩家，今天就通过一个简单的工程来看下如何在vivado软件中查看时序报告。1、建立工程与添加时序约束 首先新建一个vivado的RTL工程，再添加一个Verilog文件，内容如下：moduletest(inputsys_clk ,i
写在前面 全系列：《基于Xilinx的时序分析、约束和收敛》目录与传送门 在《基于Xlinx的时序分析、约束和收敛（3）----基础概念（下）》文章中写了一些时序分析的基础概念，同时还说了文章中提到的公式根本就不需要记忆，因为综合工具vivado会帮你把所有时序路径都做详尽的分析，你所需要做的就是理解概念。 光说不练云玩家，今天就通过一个简单的工程来看下如何在vivado软件中查看时序报告。1、建立工程与添加时序约束 首先新建一个vivado的RTL工程，再添加一个Verilog文件，内容如下：moduletest(inputsys_clk ,i
干货来了，用DDR搬砖，只需要会用IP就好，Xilinx官方YYDS！-----------------------------------------------------------------------------------------------------------------汇总篇：Xilinx平台DDR3设计保姆式教程（汇总篇）——看这一篇就够了----------------------------------------------------------------------------------------------------------------目录一
干货来了，用DDR搬砖，只需要会用IP就好，Xilinx官方YYDS！-----------------------------------------------------------------------------------------------------------------汇总篇：Xilinx平台DDR3设计保姆式教程（汇总篇）——看这一篇就够了----------------------------------------------------------------------------------------------------------------目录一
Part1数字硬件建模SystemVerilog-时序逻辑建模（4）同步和异步复位数字门级电路可分为两大类：组合逻辑和时序逻辑。锁存器是组合逻辑和时序逻辑的一个交叉点，在后面会作为单独的主题处理。组合逻辑描述了门级电路，其中逻辑块的输出直接反映到该块的输入值的组合，例如，双输入AND门的输出是两个输入的逻辑与。如果输入值发生变化，输出值将反映这一变化，组合逻辑的RTL模型需要反映这种门级行为，这意味着逻辑块的输出必须始终反映该逻辑块当前输入值的组合。SystemVerilog有三种在可综合RTL级别表示组合逻辑的方法：连续赋值语句、always程序块和函数。接下来几篇文章将探讨每种编码风格，并
Part1数字硬件建模SystemVerilog-时序逻辑建模（4）同步和异步复位数字门级电路可分为两大类：组合逻辑和时序逻辑。锁存器是组合逻辑和时序逻辑的一个交叉点，在后面会作为单独的主题处理。组合逻辑描述了门级电路，其中逻辑块的输出直接反映到该块的输入值的组合，例如，双输入AND门的输出是两个输入的逻辑与。如果输入值发生变化，输出值将反映这一变化，组合逻辑的RTL模型需要反映这种门级行为，这意味着逻辑块的输出必须始终反映该逻辑块当前输入值的组合。SystemVerilog有三种在可综合RTL级别表示组合逻辑的方法：连续赋值语句、always程序块和函数。接下来几篇文章将探讨每种编码风格，并
