草庐IT

引脚驱动mos时管出现波形振荡的原因及一种抑制方法

当我们使用单片机引脚驱动mos管时(如图一)(图一)可能会出现以下波形, 出现该现象的是因为在mos管的栅极和源极之间有一个寄生电容,同时在芯片的引脚和栅极之间的pcb走线有一个寄生电感,两者就会组成一个LC振荡电路这个振荡电路会导致mos管输出波形有振荡为了抑制这个振荡,我们首先需要加一个电阻 ,但注意这个电阻不能太大,不然会导致另一个问题:电流过小电容充放电很慢,出现以下波形。一般最多30Ω,当然,在能抑制振荡的前提下越小越好,减少无效的损耗。然后,我们还需要加一个二极管,用来加快mos管关闭的速度,因为加了电阻后电容放电减慢,影响mos管关闭速度,至于为什么不加快电容充电速度——因为充电

【STM32CubeMX+HAL库】hmi串口屏显示波形

usarthmi是淘晶驰开发的一款基于串口通信并采用指令集控制的可触摸屏幕,集成了多种控件,如按钮控件,滑块控件等,大大减轻了开发的难度。      曲线控件学习入口下面我们来讲解一下cubeMX的配置以及输出正弦波代码的编写(三角波、方波同理)一、CubeMX配置1、设置时钟源(外部高速晶振)2、配置烧录口 3、串口配置这里我们选择使能串口1,可以看到设置完成后,系统会选择固定的引脚,当引脚被占用时,则无法使能串口1,因此st公司提供了多个串口通信通道(不同芯片数目不同)。usart.c文件中可查看串口的具体配置 4、时钟树配置前期基本拉满即可,博主用的是stmF4ccu6,不同芯片主频不同

简单使用示波器485通讯抓波形

串口通讯经常要用到示波器抓波形分析数据,很多人都熟悉232通讯抓波形,但是不清楚要怎么给485抓包,其实很简单首先先准备一个120欧和一个33欧的电阻(没有阻值一样的可以使用阻值差不多的)然后按下图接入到485通讯线上然后将示波器的触发方式改为欠压 最后将示波器的两个探头分别接到两根485总线上,适当调节横纵幅值就可以得到想要的波形了 如图,是不是很简单呢 

开源波形图绘制工具WaveDromGen

芯片前端设计经常要描述接口波形行为,传统的绘图工具,如TimeGen,Viso都是收费的,而开源工具WaveDrom需要记住繁琐的编码符号,并且,编码方式对画一些复杂接口时序来说,也是极不友好的,如何更快更方便且免费的画接口波形呢?WaveDromGen使用python3编写,是一款功能强大的开源波形绘制工具,可以用于绘制数字电路的各种波形。该工具提供了一种简单易用的语言来生成各种波形,使得用户可以轻松地创建自己所需要的波形。WaveDromGen不仅易于使用,而且完全免费,是非常实用的工具。WaveDromGen具有丰富的选项来定制波形,例如调整波形颜色和线宽、添加注释和图例等。这些选项可以

keil5 Logic Analyzer逻辑分析仪端口输出波形观测

文章目录前言本文主要分为两部分:第一部分是keil5逻辑分析仪的相关设置;第二部分是单片机调试的时候解决的几个问题;做此记录。一、基础设置(以STM32F103C8T6为例)1.点击魔法棒2.debug设置3.进入仿真界面4.端口设置5.完成二、硬件调试过程中遇到的几个问题1.keil5闪退2.单片机程序下载不了3.找不到STLINK总结前言本文主要分为两部分:第一部分是keil5逻辑分析仪的相关设置;第二部分是单片机调试的时候解决的几个问题;做此记录。一、基础设置(以STM32F103C8T6为例)1.点击魔法棒2.debug设置在选项卡中找到debug,如果是软件仿真,就要选择左边的"Us

vcs 仿真dump出波形

今天遇到了一个问题,在tb中写入:initialbegin$fsdbDumpfile("tb.fsdb");$fsdbDumpvars;end然后进行vcs仿真,用了两个vcs仿真指令,有一个可以通过仿真生成fsdb文件,另一个始终报undefinedsystemtaskcall$fsdbDumpfil(大概是这样的一个log信息)。上网搜这个log信息是因为verdi的地址没有配置正确,但是不同的vcs指令另一个可以跑通,显然不是这个原因。因此想了解一下vcs仿真dump出波形的方法,并且看看错误究竟在哪里?原因没有加-full64fsdb#FSDB文件是Verdi支持的波形文件,通过ver

vcs 仿真dump出波形

今天遇到了一个问题,在tb中写入:initialbegin$fsdbDumpfile("tb.fsdb");$fsdbDumpvars;end然后进行vcs仿真,用了两个vcs仿真指令,有一个可以通过仿真生成fsdb文件,另一个始终报undefinedsystemtaskcall$fsdbDumpfil(大概是这样的一个log信息)。上网搜这个log信息是因为verdi的地址没有配置正确,但是不同的vcs指令另一个可以跑通,显然不是这个原因。因此想了解一下vcs仿真dump出波形的方法,并且看看错误究竟在哪里?原因没有加-full64fsdb#FSDB文件是Verdi支持的波形文件,通过ver

基于STM32F4的FFT+测频率幅值相位差,波形显示,示波器,时域频域分析相关工程

分享前的总结一入电赛深似海,此话不假,个人感觉很累,但是收获确实多。本人去年参加了国赛,电赛提前半个月就开始着手准备了,只记得那时候不是调试就是在调试的路上,也因此留下了宝贵的我姑且称之为“经验”,作为一名小白,借此机会跟各位老白和小白分享一下。我训练较多的是信号类的题目,做到最后我发现无非就是测频,测幅值,用一下FFT,显示,玩一下LCD屏,分析一下时域和频域,其实原理上都挺简单的,再加一些难度,也就无非是提高一下测量频率的上限和精度,比如能测一个上千KHz的信号,或者是能产生一个上千KHz的信号,像这种情况就要用到FPGA了,不过这里主要就常规而言,关于FPGA的测频方法,我会另外抽时间专

基于STM32F4的FFT+测频率幅值相位差,波形显示,示波器,时域频域分析相关工程

分享前的总结一入电赛深似海,此话不假,个人感觉很累,但是收获确实多。本人去年参加了国赛,电赛提前半个月就开始着手准备了,只记得那时候不是调试就是在调试的路上,也因此留下了宝贵的我姑且称之为“经验”,作为一名小白,借此机会跟各位老白和小白分享一下。我训练较多的是信号类的题目,做到最后我发现无非就是测频,测幅值,用一下FFT,显示,玩一下LCD屏,分析一下时域和频域,其实原理上都挺简单的,再加一些难度,也就无非是提高一下测量频率的上限和精度,比如能测一个上千KHz的信号,或者是能产生一个上千KHz的信号,像这种情况就要用到FPGA了,不过这里主要就常规而言,关于FPGA的测频方法,我会另外抽时间专

pyqt5:python读取二进制文件(音频PCM文件)显示波形

文章目录1.使用ffmpeg生成PCM文件1.1用ffprobe查看文件信息1.2用ffmpeg命令转换1.3用ffplay测试播放PCM文件2.python读取PCM文件显示波形2.1函数numpy.fromfile2.2数据类型dtype说明3.源码和PCM文件链接有个项目需要输出10-50Hz的低频信号驱动线圈,考虑使用音频功放硬件,所以做这方面的预研。参考文章:作者:很久没安静的回忆了,文章:音频PCM详解作者:怪我冷i,文章:音视频从入门到精通——FFmpeg分离出PCM数据实战3.作者:cuijiecheng2018,文章:windows下使用FFmpeg生成PCM音频文件并播放(