草庐IT

模拟电路单片机硬件比例运算放大器LM358通过PROTUES演示

LM358是双运算放大器。内部包括两个独立的、高增益、内部频率补偿的运算放大器,适合于电源电压范围很宽的单电源使用。下面我们用PROTUES演示一下同相比例放大与反相比例放大这个是同相比例放大,放大倍数为50K/5K+1=7.78/0.71=11下面我们演示一下反相比例放大这个是反向比例放大,放大比例为90K/10K=6.38/0.71=9放大电路就演示完成了 将LM358替换为1458后再演示一下

【测控电路】包络检波电路

ref《测控电路第五版》检波:将调幅波的边带信号不失真地从载频附近搬移到零频附近,从已调信号中检出调制信号包络检波:原理简单,电路简单解调主要过程为调幅信号半波/全波整流,无法从检波器输出鉴别调制信号的相位不区分不同载波频率的信号的能力,不能区别信号与噪声二极管&晶体管包络检波截去下半部,低通滤波滤除高频信号,可得所需调制信号uou_ouo​调幅信号usu_sus​通过由电容C1C_1C1​与变压器TTT一次侧构成谐振回路输入,利于滤除杂散信号二极管VD检出半波信号,经由RLR_LRL​与C2C_2C2​构成的低通滤波器检出调制信号,实现解调晶体管作为检波元件,仅usus​0半周期有电流低通滤

数字逻辑电路设计例化模块输入输出,何时用reg,何时用wire?

初学者应该总会遇到这个问题,许多资料都介绍的是:    reg 寄存器类型可以存储数据,wire是一根线,不能存储保持数据,是如此,但是在例化模块,或者调用通用的fifo模板,算法模板时候,难免经常连线,用寄存器打拍~~~    下图中,绿色部分是子模块,灰色部分是顶层的模块,这里的reg和wire使用,体现了verilog语法的设计思想:    工作的子模块,需要立刻感受到外界的输入信号变化,所以需要使用wire型的数据;如果使用reg型的数据,则外部模块如果给到reg型数据,则必须打拍,显然,子模块的优先级是较低的。    工作的子模块的输出,则可以使用wire和reg,这里和顶层模块输入

时序逻辑电路的状态转移图

步骤大致如下:1.根据逻辑电路图列出状态、驱动、输出方程2.列出状态转移表3.根据状态转移表画出状态转移图以以下逻辑电路图为例: 注意:状态转移图的由来以00到01为例,00表示Q2=0,Q1=0(注意状态转移图中Q2在前),将Q2=0,Q1=0,A=0代入驱动、状态和输出方程,得到新的Q2*=0,Q1*=1 ,Y=0。说明当A=0时,00状态得到了新的状态01(即Q2*=0,Q1*=1),所以有箭头从00状态指向01状态,而上面的0/0则表示/前的0表示代入方程时A的状态为0,/后的0表示代入方程后得到Y=0;以此类推,再将01状态(即Q2*=0,Q1*=1)代入新的方程得到新的状态和输出。

8位补码生成电路

实验:补码生成电路设计要求:1、掌握全加器的使用。2、设计一个8位补码生成电路(包括符号位)。3、要求用MULTISIMS设计电路并仿真。涉及芯片:74LS283D原理图:此电路可通过八个控制开关进行输入原码,其中S1控制符号位,向右位次逐渐降低上方八个显示器显示各位原码下方八个显示器显示各位补码源文件:https://www.chongya.com/update/4262b47eac1a4df2a6b39d71eff5b069

verilog150个经典例子仿真及电路图

1.4位全加器    代码:modulemodule_full_add(input[3:0]iv_a,iv_b,inputis_cin,output[3:0]owv_sum,outputows_cout);assign{ows_cout,owv_sum}=iv_a+iv_b+is_cin;endmodule    RTL:    Simulation: 2.4位计数器modulemodule_full_add(inputreset,inputclk,output[3:0]orv_out);reg[3:0]orv_out1;always@(posedgeclk)beginif(reset)orv

基于51单片机的简易红绿灯电路

        单片机P1口控制数码管段选,P2口控制数码管位选,P0口控制两边的灯光。voidSMG_shift(){ P2=~(0x01        首先是数码管控制函数,声明一个变量shift作为数码管位移量,首先进行位选,这里数码管使用的是共阴极数码管,所以位选脚为低时点亮,因为位移时除了置1的位保持1,其他的位都会变成0(例如0x01voidtimer(){ if(second33) //左绿灯右红灯 { status1=1; status2=3; second1=second-33; //左边倒计时为second-33 second2=s

无源晶振电路中并联电阻的作用

        一般来说,单片机的时钟电路是使用外部的无源晶振和负载电容组合实现连接到单片机的Xin和Xout引脚上,无源晶振自身无法振荡,因此需要匹配外部谐振电路才可以输出振动信号。        但是在实际电路设计中,也会在晶振两端并联一个电阻。这个电阻叫做反馈电阻。​         那么并联的这个反馈电阻有什么作用呢?        首先来看下时钟电路的基本原理。一般来说,时钟电路又称作皮尔斯振荡器电路,因为它电路简单,工作有效而稳定,优于其它型态的石英晶体振荡电路。皮尔斯振荡器所需零件很少:一个反相器、一个电阻、一个石英晶体、两个小电容。​        对于单片机来说,芯片内部一般

三极管放大电路参数计算

有时候去面试,偶尔会遇到一些考官喜欢考一些基础性的知识,其中三极管放大电路参数计算,是他们津津乐道的题目。在实际设计中,很少用到三极管放大电路,多数是用在开关电路上,不清楚是什么原因,他们就喜欢考。下面就讲一下三极管放大电路参数计算。已知三极管输出负载最小为10K,电压放大倍数Av=5,三极管放大电路的电源电压VCC=15V,极管电流放大倍数β=100,试计算R1、R2、Rc和Re的值?注意:锗晶体三极管Vbe约为0.2V,硅晶体三极管vbe约为0.55-0.65V。当输出负载为RL时,Ro=Rc||RL,当输出为空载时,Ro=Rc因为ΔVo=-ΔIc*Ro,ΔIe=(1+β) *ΔIb,≈Δ

Cadence(virtuoso)集成电路设计软件基本操作——建库的两种方法

Cadence(virtuoso)集成电路设计软件基本操作——建库的两种方法学习目标如何在cadence中建立设计库建库的具体步骤及各步骤作用建立库菜单参照新工艺文件建立库CompileanASCIItechnologyfileReferenceexistingtechnologylibrariesAttachtoanexistingtechnologylibrary和第二项类似,不同的是第二项相当于复制,此项相当于引用。Donotneedprocessinformation即不参照工艺文件,选此项将无法进行仿真和版图设计,不采用