软件：QuartusII9.0(64-Bit) AHDL语言看完觉得不错的点个赞呗╰(*°▽°*)╯不要白嫖啊一、60进制计数器（静态显示）分频模块（输入时钟40MHZ）subdesignfp( inclk:input; outputf:output;)variablefp[24..0]:dff;f:dff;begin fp[].clk=inclk; f.clk=inclk; iffp[]==19999999then fp[]=0; f=!f; else fp[]=fp[]+1; f=f; endif;outputf=f;end;60进制计数器模块subdesign59to0(inc
目录一、理论基础二、核心程序三、测试结果一、理论基础 HDB3码(三阶高密度双极性码)是串行数据传输的一种重要编码方式，和最常用的NRZ码(非归零码)相比，以上所说的有点使HDB3码具有明显的优势，同时，HDB3码具有较强的检错能力，当数据序列用HDB3码传输时，若传输过程中出现单个误码，其极性交替变化规律将受到破坏，因而在接收端根据HDB3码这一独特规律特性，可检出错误并纠正错误，同时HDB3码方便提取位定时信息。 HDB3码是AMI码的改进型，通常被称为三阶高密度双极性码。HDB3码的编码规则第一步：检查消息代码的连0串，当没有4个或4个以上连零串的时候，按AMI码的编码规则对消息
具体实现功能：74LS138译码器实现流水灯的控制。设计介绍51单片机简介51单片是一种低功耗、高性能CMOS-8位微控制器，具有8K可编程Flash存储器，使得其为众多嵌入式控制应用系统提供高灵活、超有效的解决方案。51系列单片机具有以下标准功能：8k字节Flash，512字节RAM，32位I/O口线，看门狗定时器，内置4KBEEPROM，MAX810复位电路，三个16位定时器/计数器，一个6向量2级中断结构，全双工串行口。另外，51系列在空闲模式下，CPU停止工作，允许RAM、定时器/计数器、串口、中断继续工作。掉电保护方式下，RAM内容被保存，振荡器被冻结，单片机停止工作，直到下一个中断
一：写一套硬件描述语言，能够在指定的硬件平台上实现相应的功能1：设计定义（让LED一秒闪烁一次）2：设计输入（编写逻辑（使用Verilog代码描述逻辑），画逻辑图，使用IP）3：综合工具（由专业的EDA软件进行，Quartus，Vivado，ISE），对所写的逻辑描述内容进行分析，并得到逻辑门级别的电路内容4：功能仿真（使用专门的仿真工具进行仿真，验证设计的逻辑功能能够实现）仿真是理想情况，可靠度不是那么高，不要依赖仿真XXX对于数字电路来说，仿真时基本接近于真实情况的，是可信的。5：布局布线6：分析性能：1）时序仿真（非常耗费时间）。2）静态时序分析下载到目标板上运行，查看运行结果，ILAS
前言译码器74x138是数字电路课程重点内容之一。译码器的设计比较简单，使用Verilog语言实现译码器就更为简单。本教程设计了一个3-8译码器并做了仿真。一、创建一个VIVADO工程打开vivado，点击File填写项目名，以及选择项目路径并勾选“Donotspecifysourcesatthistime”，意思是先创建工程，后期再添加文件。也可不勾选。二、创建VerilogHDL文件1.点击ProjectManager下的AddSources图标2.选择添加或创建设计源文件“Addorcreatedesignsources点击“Next选择创建文件“CreateFile点击“Finish完
第一次实验一、QUARTUSII的简单上手及基本操作1、项目的创建2、两种方法实现38译码器一、纯原理图法1.1**新建一个图形设计文件**1.2**放置元器件**1.3主要使用到的元器件的种类1.4**按图连线**1.5**编译**1.6仿真1.7设置引脚，准备下载！总结一下二、纯VHDL2.1创建vhd文件2.2导入常用库2.3编写实体2.4编写结构体3、拓展题一、QUARTUSII的简单上手及基本操作找了好多好多，感觉网上都不太人性化，所以自己记录了一下自己写的，还是有点意思的的，但是这前面的没啥意思，到后面连起来用的时候就有意思了！1、项目的创建1、File->NewProjectWi
第一次实验一、QUARTUSII的简单上手及基本操作1、项目的创建2、两种方法实现38译码器一、纯原理图法1.1**新建一个图形设计文件**1.2**放置元器件**1.3主要使用到的元器件的种类1.4**按图连线**1.5**编译**1.6仿真1.7设置引脚，准备下载！总结一下二、纯VHDL2.1创建vhd文件2.2导入常用库2.3编写实体2.4编写结构体3、拓展题一、QUARTUSII的简单上手及基本操作找了好多好多，感觉网上都不太人性化，所以自己记录了一下自己写的，还是有点意思的的，但是这前面的没啥意思，到后面连起来用的时候就有意思了！1、项目的创建1、File->NewProjectWi
1、实验目的掌握七数码管显示原理掌握七段码显示译码设计进一步熟悉XilinxISE环境及SWORD实验平台2、实验内容任务1：原理图设计实现显示译码MyMC14495模块任务2：用MyMC14495模块实现数码管显示3、实验过程任务1：原理图设计实现显示译码MyMC14495模块1.创建工程并绘制原理图建立工程MyMC14495，创建原理图文件MyMC14495，按原理图绘制2.原理图仿真建立基准测试波形文件MyMC14495，输入仿真激励信号，在Process窗口中选择SimulateBehavioralModel，可以得到仿真波形图 选择CreateSchematicSymbol，生成符号
目录1.算法描述2.仿真效果预览3.MATLAB核心程序4.完整MATLAB1.算法描述 频域均衡是从校正系统的频率特性出发，利用一个可调滤波器的频率的频率特性去补偿信道或系统的频率特性，使包括可调滤波器在内的基带系统的总特性接近无失真传输条件。频域均衡是在频域上进行的，频域均衡的基本思路是利用了幅度均衡器和相位均衡器来补偿传输系统幅频特性和相频特性的不理想，以达到所要求的理想形成波形，从而消除码间干扰。频域均衡实现结构如下： （1）首先产生随机的二进制序列，把二进制数字序列中每两个比特分成一组映射为QPSK，QPSK在不加任何噪声和信道下完成接收端的时域判决，获得接受信号，完成系统的初
大家新年好，我是呼噜噜，在上一篇简易加法器里我们了解了半加器和全加器的设计与实现，今天我们来看下CPU中减法器是如何实现的。文章比较长，大家可以收藏反复观看计算机为什么利用反码来实现减法？我们来看一个最常见的例子，2-1=1这是减法，但它等同于2+(-1)=1这其实是加法。从运算逻辑上来说，减法可以通过加法来实现，这是可行的。从硬件电路层面说，我们很容易让电子实现汇总的效果，但是将电子群拆分出多个更小的集群，是不容易的。还有一个好处是利用加法器能实现减法的效果的话，就不需要再为减法器专门设计电路了，降低了电路的复杂度。由于计算机采用的是二进制，和我们天生熟悉的十进制还是有区别的，那么二进制能否
