北邮22信通一枚~跟随课程进度更新北邮信通院数字系统设计的笔记、代码和文章持续关注作者迎接数电实验学习~获取更多文章，请访问专栏：北邮22级信通院数电实验_青山如墨雨如画的博客-CSDN博客目录一.代码部分1.1 JK_8421.v1.2 JK_ff.v1.3 debounce.v二.管脚分配三.实验效果一.代码部分1.1 JK_8421.vmoduleJK_8421( inputclk,rst,btn,set, output[3:0]Q, output[8:0]seg_led); reg[8:0]seg[9:0]; debouncedebounce_1 ( .clk(clk), .rs
Ⅰ.前置知识0x00并行加法器和减法器如果我们要对4位加法器和减法器进行关于二进制并行运算功能，可以通过将加法器和减法器以N个并行连接的方式，创建一个执行N位加法和减法运算的电路。4位二进制并行加法器4位二进制并行减法器换句话说，4位二进制并行加法器可以执行两个4位二进制数之间的加法运算，而4位二进制并行减法器可以执行两个4位二进制数之间的减法运算。如上图所示，4位二进制并行加法器由四个并联的1位全加法器组成，而4位二进制并行减法器由四个并联的1位全减法器组成。计算方法如下：被加数和加数的各位能同时并行到达各位的输入端，而各位全加器的进位输入则是按照由低位向高位逐级串行传递的，各进位形成一个进
目录1.边沿触发型触发器及其Verilog表述2.电平触发型锁存器及其Verilog表述 3.含异步复位/时钟使能型触发器及其Verilog表述4.同步复位型触发器及其Verilog表述 5.异步复位型锁存器及其Verilog表述6.Verilog的时钟过程表述的特点和规律 7.异步时序模块的Verilog表述 8.4位二进制计数器及其Verilog表述 9.功能更全面的计数器设计 1.边沿触发型触发器及其Verilog表述新语法：posedge定义：对上升沿敏感的表述。作用：告诉综合器构建边沿触发型时序元件。与posedge对应的negedge，下降沿敏感表述。凡是边沿触发性质的时序元件必
TCP解帧解码、并发送有效数据到FPGA工程的功能：使用TCP协议接收到网络调试助手发来的指令，将指令进行解帧，提取出帧头、有限数据、帧尾；再将有效数据发送到FPGA端的BRAM上，实现信息传递。参考：正点原子启明星ZYNQ之嵌入式SDK开发指南_V2.0：第三十九章基于TCP协议的远程更新QSPIFlash实验和第十五章基于BRAM的PS和PL的数据交互TCP接收、解帧功能的实现在正点原子提供的“基于TCP协议的远程更新QSPIFlash实验”例程中，是使用TCP协议实现远程更新QSPI的功能。在本项目中，将其改为接收并且解帧的功能。如何实现？先分析一下正点原子的源代码：在“qspi_rem
调用IP计数器：每来一个cin（进位输入）信号，计数器输出值加一，当计数值为9且cin为1时，输出一个时钟长度的cout（进位输出）信号。首先采用调用quartus种IP的方式，具体步骤：Tools----PCatalog：然后会调出IP目录窗口：通过搜索counter来添加计数器模块，需要设置的内容有：bit位（几位输出寄存器）、计数值、 加一or减一、使能方式（clockenable，countenable）、计数方式（时钟orcarryin）、清零，置数，预载等功能。设置完成可以直接自己编写top模块，然后例化IP，eg：在顶层模块，右键点击setastop-level....代码：mo
目录第一部分、不同的变量类型1、wire和reg的区别 2、如何对变量进行赋值呢？3、什么是阻塞？什么是非阻塞？第二部分、变量位宽的定义1、各种系统默认情况2、变量位宽声明方式3、表明位宽的情况下，赋值方式4、两个模块之间例化，不定义变量直接用的方式5、常用的变量定义为参数第三部分、赋值语句1、assign和always赋值语句的区别2、assign和always赋值语句的例子3、inital语句4、reg类型变量的初始值问题第四部分、运算符号1、算数运算符（+，-，*，/，%）2、关系运算符（>、=、=、==、!=）3、逻辑运算符（&&、||、！）4、位运算符（&、|、~）5、三目/条件运算
文章目录1.ISE环境（UCF文件）2.Vivado环境（XDC文件）本文介绍ISE和Vivado管脚约束的语句使用，仅仅是管脚和电平状态指定，不包括时钟约束等其他语法。ISE使用UCF文件格式，Vivado使用XDC文件，Vivado中的MIG_DDR管脚也是使用的UCF文件。1.ISE环境（UCF文件）ISE开发环境可以使用图形化分配界面PlanAhead工具，本文介绍手动编写约束语句的方式。信号的管脚和电平使用两条语句分别进行约束：NET"clk"LOC=T8;NET"led"LOC=D22;NET"led"LOC=D20;NET"clk"IOSTANDARD=LVCMOS33;NET"
数码管静态显示文章目录1理论学习1.1数码管简介1.2八段数码管1.374HC595简介2实战演练2.1实验目标2.2程序设计2.2.3框图绘制2.2.3.1模块划分2.2.3.2数码管静态驱动模块框图2.2.3.374HC595驱动模块框图2.2.3.4系统模块框图2.2.4数码管静态驱动模块2.2.4.1波形图2.2.4.2RTL代码2.2.4.3代码编译2.2.4.4逻辑仿真2.2.574HC595驱动模块2.2.5.1波形图2.2.5.2RTL代码2.2.5.3代码编译2.2.5.4逻辑仿真2.2.6管脚绑定2.2.7上板验证在我们的许多项目设计当中，我们通常需要一些显示设备来显示我们
M25P16概述：M25P16是一款带有先进写保护机制和高速SPI总线访问的串行Flash存储器。M25P16特点如下：存储结构：16MBit(2MByte)的存储空间，一共32个扇区（sector），每个扇区256页，每页256字节，每个字节的的存储地址由扇区地址（8bit）+页地址（8bit）+字节地址（8bit）构成。SPI总线兼容的串行接口。可以单扇区擦除，也可以整块擦除。可以同时编程1~256字节，页编程速率高达256Byte/1.4ms，即写入一页数据需要1.4ms。数据保存至少20年。只支持SPI工作模式0和3。M25P16引脚图如下:引脚描述：C：时钟信号，相当于SPI总线的S
一、简要概述IIR滤波器原理以及架构在此不做阐述，如何从模拟滤波器到数字滤波器进行设计，可参考https://blog.csdn.net/k331922164/article/details/117265704?spm=1001.2101.3001.6661.1&utm_medium=distribute.pc_relevant_t0.none-task-blog-2%7Edefault%7EBlogCommendFromBaidu%7ERate-1-117265704-blog-123083652.235%5Ev38%5Epc_relevant_anti_t3_base&depth_1-ut
