本文分享XINESDSP+FPGA异构评估板，其中XilinxZynq-7000系列XC7Z035/XC7Z045系列主要特性，资源框图及PS端ETHRJ45接口引脚说明。CPU架构：DSP+FPGAFPGA为XilinxZynq-7000SoC，兼容XC7Z035/XC7Z045，平台升级能力强，以下为XilinxZynq-7000特性参数：（数据手册见Datasheet目录）ZYNQ7035PS端ETHRJ45接口评估板XQ6657Z35-EVM,ZYNQXC7Z035/45的PS端引出了1路千兆网口，其引脚定义如下图：
产品介绍：Xilinx®Artix-7系列FPGA重新定义了成本敏感型解决方案，功耗比上一代产品降低了一半，同时为高带宽应用提供一流的收发器和信号处理能力。这些设备基于28纳米HPL工艺构建，提供一流的性能功耗比。与MicroBlaze™软处理器一起，Artix-7FPGA非常适用于便携式医疗设备、军用无线电和小型无线基础设施等产品。Artix7FPGA满足对尺寸、重量、功率和成本(SWaP-C)敏感的市场，如航空电子和通信等市场。主要优势：•高达215K逻辑单元;AXIIP和模拟混合信号集成•支持高达16路6.6GGT收发器、930GMAC、13MbBRAM、1.2Gb/sLVDS和DDR3
1、环境：a)硬件：官方ZCU106开发板,tb-fmch-vfmc-dp子卡。b)软件：vivado2021.1，vitis2021.1，裸机程序。2、子卡：使用DP141作为redriver芯片，MCDP6000作为retimer芯片。 3、xilinxDP1.4RX:TX:4、IP设置RX: TX: PHY: 5、BD原理图中DP搭建：
FPGA的优点及ASSP FPGA可以提供一些其他方案没法提供的独特价值，如高性能、差异化、高灵活性和低功耗。 ASSP(ApplicationSpecificStandardParts)汉语为专用标准产品，是为在特殊应用中使用而设计的集成电路。算法是不能改的，可能已经有些图像处理的算法嵌在里面，而且价格也很便宜，但这些算法往往不是最好的。xilinxFPGA基本架构，第几代产品：早就停产的->2->3->4->5->6->7->UltraScale->UltraScale+。7和以后是目前软件支持的主流，6和以前没有后续的开发软件升级了。每代产品内的系列：Spartan->Artix->
目录日常·唠嗑一、概述二、基于多路选择器的逻辑单元1、基于多路选择器的逻辑单元（早期）2、基于PLD结构的逻辑单元（类CPLD）3、基于查询表的逻辑单元（目前主流）三、Xilinx基本结构四、Altera基本结构日常·唠嗑 在写这篇文章之前，对这个专栏做一个补充解释。本来按我之前的想法是，把这个专栏写成一个比较层次化，一层一层慢慢深入的系统化专栏。但是，在工作的时候，刚好在做某一件事，在这个时间段，对这个知识点比较深刻，所以就提前把这篇文章写了，导致此专栏可能没有按一步一步深入来写，会有些跳动，大家可以根据自己情况看文章。 在写零基础学FPGA（六）：FPGA时钟架构（Xi
目录日常·唠嗑一、概述二、基于多路选择器的逻辑单元1、基于多路选择器的逻辑单元（早期）2、基于PLD结构的逻辑单元（类CPLD）3、基于查询表的逻辑单元（目前主流）三、Xilinx基本结构四、Altera基本结构日常·唠嗑 在写这篇文章之前，对这个专栏做一个补充解释。本来按我之前的想法是，把这个专栏写成一个比较层次化，一层一层慢慢深入的系统化专栏。但是，在工作的时候，刚好在做某一件事，在这个时间段，对这个知识点比较深刻，所以就提前把这篇文章写了，导致此专栏可能没有按一步一步深入来写，会有些跳动，大家可以根据自己情况看文章。 在写零基础学FPGA（六）：FPGA时钟架构（Xi
目录IBUFGDSIBUFDS介绍IBUFDS示意图例化方式OBUFDSOBUFDS介绍OBUFDS示意图例化方式 在XILINX中有许多原语，常见的差分转单端IBUFDS、单端转差分OBUFDS。IBUFGDSIBUFDS介绍IBUFDS即专用差分输入时钟缓冲器（Dedicated DifferentialSignalingInputBufferwithSelectableI/OInterface）IBUFDS：在实验工程中如果需要将差分时钟转换成单端时钟作为全局时钟，需要添加例化此原语。IBUFDS是一个输入缓冲器，支持低压差分信号（如LVCMOS、LVDS等）。在IBUFDS中，一个电平
文章目录1.FPGA可以运行几个固件2.XilinxICAP原语简介3.ICAP原语模板的使用4.ICAP在Spartan-6上的使用5.ICAP在Kintex-7上的使用工程下载1.FPGA可以运行几个固件众所周知，常见的FPGA通常为SRAM结构，固件程序一般存放在外置的串行Flash中，比如SPIFlash，M25P16或N25Q128等。FPGA启动时，一般先从SPI起始地址开始加载数据到内部的SRAM，加载完成、校验通过则会直接运行。那么有没有可能在SPIFlash中存放两个或多个FPGA固件呢？FPGA同时只能运行一个固件，那么是否可以在运行过程中，通过某种方式切换到另一个固件呢？
目前网络上的许多项目都是2019年之前的版本，使用2022.1版遇到各种小问题。这里使用一下petalinux工具。vivado,vitisHLS都安装在windows下，而petalinux 必须安装在linux下，尝试安装在windows10的wsl上失败了只能找个ubuntuPC来安装。本文件参考《PetaLinuxToolsDocumentation:ReferenceGuide(UG1144)》petalinux是什么？ PetaLinux是一套直接构建在Yocto项目顶层的定制工具，用于实现与赛灵思平台的集成。因此，在某种意义上PetaLinux仍属于Yocto。但赛
XDMA（xilinx产品zynq平台）使用介绍（一）一.xdma简介二.简单配置2.1Pcie基础设置2.2Pcie总线标准硬件协议设置2.3PcieBAR内存映射设置2.4Pcie总线中断功能配置2.5pcie自带dma配置三.引脚接口介绍一.xdma简介xdma是xilinx提供的Pcie总线桥的IP核，类似于硬件的透传模块；该ip核主要作用是将pcie总线转换成axi总线，可以通过该模块直接操作axi总线上设备寄存器。模块最新好像可以支持pciex16接口。当前介绍的只支持x4。二.简单配置2.1Pcie基础设置分成两个部分，具体大致如下：左侧Pcie总线相关右侧AXI总线相关MODE
