一、需求分析    设计一个简易的出租车计费系统，实现计价功能，计费标准为按里程收费，起步价为6.00元，当里程小于3公里时，按起步价收费，超过3公里后按1.2元/公里收费。    实现车辆行驶的模拟：能模拟汽车的启动，暂停，停止等状态。    计费显示部分设计：用LED数码管实时显示车费和汽车行驶里程，用一个按键切换车费和里程的显示，里程单位km，记程范围为0-99km。二、输入输出端口输入：系统时钟、系统复位、行驶模拟按键（启动、暂停、停止）、显示切换按键输出：①数码管段选、位选（没有驱动芯片）      ②ds数据、oe使能、shcp移位时钟、stcp寄存时钟（74hc595串并转换数码

目录AXI4总线1、什么是AXI2、AXI4协议的优势AXI4的工作模式AXI4读操作：AXI4写操作AXI4和AXI4-Lite、AXI4-Stream接口信号握手信号AXI相关术语AXI4总线1、什么是AXI   AXI（AdvancedeXtensibleInterface高级可扩展总线）是一种总线协议   AXI4包含3种类型的接口：1）AXI4：主要面向高性能地址映射通信的需求；（突发数据）（地址映射模式）2）AXI4-Lite：是一个轻量级的，适用于吞吐量较小的地址映射通信总线；（无突发）（地址映射模式）3）AXI4-Stream：面向高速流数据传输（流模式）2、AXI4协议的优势

目　录前　言1第1章系统总体方案设计4§1.1系统任务描述4§1.2控制系统要求4§1.3方案设计与论证4§1.3.1小车载体选择4§1.3.2主控制器选择5§1.3.3传感器选择5§1.3.4电机驱动选择6§1.3.5稳压电源选择7§1.3.6智能小车系统最终方案7§1.4系统总体设计8§1.4.1系统组成8§1.4.2系统工作原理8§1.5本章小结9第2章硬件设计10§2.1主控电路设计10§2.1.1FPGA硬件结构简介10§2.1.2最小应用系统设计12§2.2电机驱动电路的设计15§2.2.1智能小车系统驱动电机的要求15§2.2.2直流电机调速原理16§2.2.3L298N电机驱动

文章目录1.D触发器基本原理2.用控件创建D触发器并仿真2.1新建项目2.2创建D触发器原理图2.3编译仿真3.直接调用D触发器并仿真3.1新建项目3.2创建D触发器原理图3.3编译仿真4.用verilog语言编写D触发器并仿真4.1用verilog语言创建D触发器原理图4.1.1配置vscode4.1.2代码编写4.1.3新建项目4.2编译仿真5.总结6.参考环境：quartus18.1lite版modelsimaltera18.1lite版1.D触发器基本原理D触发器是CMOS数字集成电路单元中时序逻辑电路中的重要组成部分之一，学习D触发器具有十分重要的意义，可以帮助了解数字集成电路的单元

文章目录前言一、彩色图像灰度化处理模块的设计1.基本原理2.彩色图像灰度化处理方法介绍方法1：分量法方法2：最大值法方法3：平均值法平均值法的实现方法4加权平均法加权平均法的实现rgb2gray模块rgb2grayTB文件二、图像合并模块的设计三、仿真文件前言rgb2gray模块：彩色图像灰度化处理，对串口接收的彩色图像数据实时进行灰度化处理；image_stitche_x模块：将串口接收的尺寸为400480大小的彩色图像与灰度化处理后的400480大小的图像数据以左右形式合并成一张800*480的图像。提示：以下是本篇文章正文内容，下面案例可供参考一、彩色图像灰度化处理模块的设计1.基本原理

1）实验平台：正点原子MPSoC开发板2）平台购买地址：https://detail.tmall.com/item.htm?id=6924508746703）全套实验源码+手册+视频下载地址：http://www.openedv.com/thread-340252-1-1.html第三十三章OV5640摄像头HDMI显示实验在OV5640摄像头RGB-LCD显示实验中，成功地在LCD屏上实时显示出了摄像头采集的图像。本章将使用FPGA开发板实现对OV5640的数字图像采集并在HDMI显示器上实时显示。本章包括以下几个部分：3333.1简介33.2实验任务33.3硬件设计33.4程序设计33.5

前言：本文将介绍Qt5源码方式的交叉编译及安装下载源码包：qt-everywhere-src-5.12.8.tar.xz官网下载网址：Indexof/依次选择：【official_releases】=>【qt】=>【5.12】=>【5.12.8】=>【single】=>【qt-everywhere-src-5.12.8.tar.xz】先解压QT库压缩包出来，并进入解压出来的库目录。接下来请按以下步骤进行：1.配置1.1配置工具链        配置编译工具链：$viqtbase/mkspecs/linux-arm-gnueabi-g++/qmake.conf​1.2配置编译选项请回到库的根目录

Tinyriscv介绍Tinyriscv:本项目实现的是一个单核32位的小型RISC-V处理器核(tinyriscv)，采用verilog语言编写。tinyriscv有以下特点：支持RV32IM指令集，通过RISC-V指令兼容性测试；采用三级流水线，即取指，译码，执行；可以运行C语言程序；支持JTAG，可以通过openocd读写内存(在线更新程序)；支持中断；支持总线；支持FreeRTOS；支持通过串口更新程序；容易移植到任何FPGA平台(如果资源足够的话)；tinyriscv的整体框架如下：项目中的各目录说明：rtl：该目录包含tinyriscv的所有verilog源码；sim：该目录包含仿

用下面的平方根求法不需要乘法，只需简单的移位就能实现。function[15:0]sqrt;input[31:0]num;//declareinput//intermediatesignals.reg[31:0]a;reg[15:0]q;reg[17:0]left,right,r;integeri;begin//initializeallthevariables.a=num;q=0;i=0;left=0;//inputtoadder/subright=0;//inputtoadder/subr=0;//remainder//runthecalculationsfor16iterations.f

FPGA设计篇之双调排序（BitonicSort）一、写在前面二、双调排序算法原理2.1双调序列2.2Batcher定理2.3双调排序算法2.4构造双调序列2.5小结三、双调排序算法RTL实现四、Test_bench五、仿真结果六、写在后面一、写在前面  在前面，我们介绍了并行全排序算法的原理及RTL级设计，在本文中将继续介绍另外一种排序算法——双调排序算法(BitonicSort)的基本原理及其实现。双调排序算法是一种用于排序的并行算法，该算法由KenBatcher提出。对于含有N个元素的排序网络，该网络中总共需要(N/2)*log2N个排序器，排序时间复杂度为log2N。二、双调排序算法原