在STM32系列微控制器上，DMA（DirectMemoryAccess，直接内存访问）是一种用于高效数据传输的重要功能。DMA的Circle（循环）模式和Normal（普通）模式是两种常见的DMA传输模式，它们在数据传输方面有一些区别。Circle（循环）模式：在Circle模式下，DMA传输可以循环执行，即在完成一次传输后会自动重新开始下一次传输，形成一个循环。这种模式适用于需要连续、循环传输数据的场景。在循环模式下，DMA传输会持续不断地从源地址读取数据，并将数据写入目标地址，直到达到设定的传输长度或触发停止条件。循环模式下的DMA传输通常用于周期性的数据传输，如音频、视频流等连续数据流
在zynq开发中，PS与PL通信是非常关键的内容，掌握了PS与PL通信方法，就可以搭建各种常用的硬件平台。本文先介绍集中PL与PS的通信方法，然后重点介绍通过DMA实现PS与PL通信。PL与PS通信方法PL与PS通信通常有如下四种方法：使用AXIGPIO使用BRAM使用DMA使用VDMADMA硬件平台DMA通常与axisstreamdatafifo一起使用，下图为使用DMA时的硬件平台，axisstreamdatafifo接口的S_AXIS、s_axis_aclk和s_axis_aresetn通过引脚，连接到PL。axisstreamdatafifo信号如下：.S_AXIS_tdata(S_
目录 1前言2ADC介绍2.1多重工作模式2.2多重ADC框图2.3规则同时模式3程序设计3.1时序图3.2初始化流程图3.3初始化代码4结论 1前言 关于ADC，相信大家都比较了解，关于STM32的学习教程都会有所讲解，但以查询方式、单通道讲解的较多，主要告诉大家基本的原理。关于ADC多重模式讲解的较少。本文主要通过讲解ADC转换器的双重工作模式，让大家更好的理解ADC的多重模式。参考资料《STM32F4参考手册》。2ADC介绍 STM32单片机内部集成了12位ADC转换器，是逐次趋近型模数转换器。具有多达19个复用通道，可测量来自16个外部源、两个内部源和VBAT通道的信号。这些通道
AXI协议基础知识1、AXI简介2、AXI特点3、AXI总体结构4、AXI协议中的信号4.1全局信号4.2写地址通道中的信号4.3写数据通道中的信号4.4写响应通道中的信号4.5读地址通道中的信号4.6读数据通道中的信号5、主机/从机之间的握手过程以及READY和VALID握手信号的关系5.1VALID和READY信号的三种关系5.2五个通道之间的关系5.3握手信号之间的关系6、AXI突发式读写的类型、读写事务地址的计算6.1一次突发的地址不能跨越4K边界。6.2信号AWLEN或信号ARLEN指定每一次突发式读写所传输的数据的个数。6.3ARSIZE信号或AWSIZE信号指定每一个时钟节拍所传
模拟信号的读取是我们在做很多项目是都要用到的，而模拟量的读取就要依赖于ADC数模转换器。对于初学者，学习使用ADC可以很大的帮助以后的STM32学习。目录ADC简介：DMA简介： 工程开始：STM32CubeMX配置区：配置外部时钟：配置调试：配置ADC：配置DMA：配置串口：配置工程文件： KEIL编程： 开启MicroLIB：添加库函数： 串口重定向：定义变量：while： 回调函数：成果展示： 总结：ADC简介： ADC可以将模拟信号转换为数字信号，用于采集和处理模拟信号。ADC在嵌入式系统中应用广泛，应用场景包括但不限于电池电量检测、音频数据采集、波形捕获。DMA简介：
简介AXIDMA操作需要先提供一个在内存中驻留的不变空间，用于存储需要进行的DMA操作。形容这“每一次操作”的东西叫做BufferDescriptor，缩写叫BD，这些BD是连接成链表的形式的，因为BD会动态增加，而预先分配存储BD的空间是恒定的，因此BD被连成一个环（BDRing）,其实就是一个循环链表。Scatter/Gather 允许一个数据包（Packet）由多个描述符（BD）来描述。官方文档指出的一个典型应用是在传输网络包时，Header和数据往往是分开存储的，利用SG模式可以较好的处理向多个目标读写的操作，提高应用吞吐量。DBRing中DB成链存放，为了解决环形结构带来的不知道Pa
Author:DrinkCat(szt@drinkcat.com)Copyright©2023DrinkCatOriginallink:DrinkCat’sBlog1.什么是UART？UART是一种异步串行通信接口，常用于通过串口与外部设备进行通信。它通过发送和接收数据帧来实现数据传输，使用起来相对简单。UART通常包含发送器（Transmitter）和接收器（Receiver），通过两根信号线（传输线）进行双向通信。2.UART协议内容简介UART协议将一长串数据切成很多固定长度的小段，分别发送。每小段数据前后会加上一些附加数据以保证通信的实时性和准确性，最后形成的每个小段叫做一个数据包——
I/O控制方式在前面我们已经了解到，每个设备都配备了一个设备控制器。当CPU向设备控制器发送命令并将其存储在寄存器中时，设备控制器会执行相应的操作。然而，尽管设备控制器会更新状态寄存器的状态，但是如何将这些信息传达给CPU呢？在设备控制器的寄存器中，通常会有一个状态标志位，用于指示输入或输出操作是否完成。因此，我们可以考虑第一种简单的方法，即轮询等待的方式，让CPU一直检查寄存器的状态，直到状态标志位被设置为完成。然而，显然这种方式非常低效，它会占用CPU的全部时间。除了轮询等待的方式，还有一种更高效的方法是采用异步通知。这种方式需要一个中间人来进行通知，即中断控制器，它负责向CPU发送中断信
一、其它笔记1，名词解释名词说明MSIMessagedSignaledInterruptTLPTransactionLayerPacketsBARBaseAddressRegisters2，MemoryMap。基地址的值可通过C_BASEADDR配置二、地址1，ip内部分两个BARS(BaseAddressRegisters)，分别是PCIE_BARS和AXI_BARS，二者都有自己的寄存器map，映射关系可配2，三、中断 1，中断分为3种，分别是：Local,MSIandLegacyInterrupts 2，ip核中断端口定义：MSI_Vector_Num(PCIE核的输入)：请求一个MS
1、前言 DDR3SDRAM简称DDR3，是当今较为常见的一种储存器，在计算机及嵌入式产品中得到广泛应用，特别是应用在涉及到大量数据交互的场合，比如电脑的内存条。DDR3的时序相当复杂，对DDR3的读写操作大都借助IP核来完成。 MIG(MemoryInterfaceGenerators)IP核是Xilinx公司针对DDR存储器开发的IP，里面集成存储器控制模块，实现DDR读写操作的控制流程。在默认情况下，MIGIP核对外分出两组接口（即Naive接口）。一是用户接口，就是用户（FPGA）同MIG交互的接口，用户只有充分掌握了这些接口才能操作MIG。二是DDR物理芯片接口，负责产生
