实验板卡：xc7a100tlcsg324-2L，共20个开关实验要求
使用for语句实现，后续继续做并行优化…最近需要用verilog写一个矩阵乘法的简单模块，本来想着网上随便搜一个复制粘贴一下，却发现居然找不到有源码的（好多还上传到了CSDN资源），罢了罢了，照着Github的自己写一个吧。我写的是3*3的、数值位宽为[3:0]（0-15）的矩阵乘法，你完全可以根据你的板子资源加以更改：Verilog代码`timescale1ns/1psmodulemm(A,B,Result); input[35:0]A; //行*列*数据位宽3*3*4 input[35:0]B; output[89:0]Result; //行*列*数据位宽3*3*10， reg[7
说明使用Verilog接收发送，CAN数据帧和远程帧，由于条件有限，并没有实际下载到办卡上验证，只做了仿真验证，后续准确性验证后再行修改。CAN帧格式（1）标准数据帧：（2）扩展数据帧：（3）标准遥控帧与数据帧的区别就是没有数据字段；（4）扩展遥控帧系统时钟为100Mhz,CAN通信频率是10KHz,在tb处做了分频得到200Khz的时钟，为了能够稳定获取数据，所以需要在数据中间部位取数，所以增加了一个时钟计数，在cnt=10左右进行取数。CAN接收说明：CAN数据帧有直流平衡，即连续5个0后面必须插入一个1，连续5个1后面必须插入一个0，所以在接收的时候检测到连续5个0或者5个1后需要将后面
FPGA的PL端使用1G/2.5GEthernetPCS/PMAorSGMII核实现SFP千兆以太在实现SFP千兆以太网传输时需要使用TriModeEthernetMAC之间通过GMII接口连接或者PS端直接输出GMII接口。这里采用PL端实现，因此选择TriModeEthernetMAC选项。SFP使用的是千兆以太网，也就是使用1000BASEX模式，需要将速度设为1G。选择1000BASEX模式。有些PHY芯片也支持SGMII模式，根据实际硬件来进行设置。使用FPGA芯片的GTX收发器作为SFP+的接口，输入IP核内部的MMCM的时钟源选择为GTX收发器输出的时钟TXOUTCLK，该MMC
1.概述 随着处理器技术的不断发展，CPU(CentralProcessingUnit)的发展逐渐出现三种分支，分别是MCU(MicroController Unit，微控制器单元)和MPU（MicroProcessorUnit，微处理器单元）和DSP(DigitalSignalProcessing/Processor)数字信号处理器。 MCU在应用中比较常见的就是ST的芯片，比如STM32，就是通常所说的单片机（注意：MCU与单片机还是有细微的差异，不可等同）。而MPU可以认为是MCU的升级版，它的处理性能会比MCU更强，典型如ARM公司Cortex-A系列的片子
1.概述 随着处理器技术的不断发展，CPU(CentralProcessingUnit)的发展逐渐出现三种分支，分别是MCU(MicroController Unit，微控制器单元)和MPU（MicroProcessorUnit，微处理器单元）和DSP(DigitalSignalProcessing/Processor)数字信号处理器。 MCU在应用中比较常见的就是ST的芯片，比如STM32，就是通常所说的单片机（注意：MCU与单片机还是有细微的差异，不可等同）。而MPU可以认为是MCU的升级版，它的处理性能会比MCU更强，典型如ARM公司Cortex-A系列的片子
汇总篇：XilinxFPGA平台以太网接口（汇总篇）_子墨祭的博客-CSDN博客_fpga实现以太网接口目录一、IP核配置二、接口介绍三、补充说明一、IP核配置 在有了本系列（一）（二）的基础之后，我们开始进入实操。插句题外话，FPGA只是工具，会用就行了，更多的知识在FPGA之外；什么叫会用，直接用IP来搬砖轻轻松松。 Xilinx为我们提供了一个叫做“Tri-ModeEthernetMAC”的IP核，三种模式的以太网介质访问控制层器，支持全双工半双工的千兆、百兆、十兆和2.5G的传输速率，支持MII、GMII、RGMII、SGMII和TBI接口。文档为《PG05
汇总篇：XilinxFPGA平台以太网接口（汇总篇）_子墨祭的博客-CSDN博客_fpga实现以太网接口目录一、IP核配置二、接口介绍三、补充说明一、IP核配置 在有了本系列（一）（二）的基础之后，我们开始进入实操。插句题外话，FPGA只是工具，会用就行了，更多的知识在FPGA之外；什么叫会用，直接用IP来搬砖轻轻松松。 Xilinx为我们提供了一个叫做“Tri-ModeEthernetMAC”的IP核，三种模式的以太网介质访问控制层器，支持全双工半双工的千兆、百兆、十兆和2.5G的传输速率，支持MII、GMII、RGMII、SGMII和TBI接口。文档为《PG05
在MAC与PHY之间，有一个配置接口，即MDIO（也称SMI，SerialManagementInterface），可以配置PHY的工作模式、获取PHY芯片的工作状态等。本文以PHY芯片B50610为例，实现MDIO接口，以实现对传输速度、接口类型的自协商。 MDIO包含2根信号线：MDC，由MAC侧提供给PHY的时钟信号，最大12.5MHz；MDIO，inout，数据线 MDIO的通信协议如下MDIO的帧构成如下：Preamble，32位前导码，MAC端发送32位逻辑1，以同步PHY芯片StartofFrame，帧开始信号，2’b01OperationCode，操作码，2‘b01表示
写在前面 在自己准备写一些简单的verilog教程之前，参考了许多资料----asic-world网站的这套verilog教程即是其一。这套教程写得极好，奈何没有中文，在下只好斗胆翻译过来（加了自己的理解）分享给大家。 这是网站原文：http://asic-world.com/verilog/veritut.html 这是系列导航：Verilog教程系列文章导航简介 作为Verilog初学者，您可能想尝试一些例子和新的东西。我列出了可用于实现此目的的工具流程。这个流程我亲自尝试过，它对我来说效果很好。在这里，我只采用了工具流程的前端设计部分和部分
