大家好，好久不见。这段时间一直在搞课题，所以没有更新。刚刚结束毕设开题，之前的研电赛也有了结果。开题和研电赛都拿了不错的成绩，我还是比较满意的（笑）。十一假期刚过，今天是周一，打起精神向新目标迈进吧~ 这次我想学的是FPGA，准备做一下课题的工程验证（通信方向），也打算学习一些其他方向的内容。我将会持续更新笔记，一方面是为了巩固学习成果，另一方面也是为了督促自己。话不多说，我们开始吧~ 一、学前准备开发板：AlteraIntelAC620软件：Quartus18.0开发板是在淘宝小梅哥店铺买的，很多人应该都见过的，软件是通过其他途径安装的。二、新建工程先创建一个项目文件夹，
文章目录一、ds18b20温度传感器二、看ds18b20手册找关键1.引脚说明2.最高位字节和最低位字节数据3.ds18b20暂存器数据4.需要的命令5.主状态机6.从状态机7.初始化时序8.写时隙9.读时隙10.关键时间参数11.低字节先发三、状态机设计1.主状态机1.初始化阶段2.发送命令阶段3.读取数据阶段2.从状态机3.状态图四、代码部分1.==ds18b20_driver.v==2.==ds18b20_ctrl.v==3.==top.v==4.==seg_driver==五、仿真验证六、上板验证七、总结一、ds18b20温度传感器DS18B20单线数字温度传感器，即“一线器件”，其具
Vivado软件的安装 这篇博客里，我们一起去安装开发FPGA必备的软件包括：Vivado、Modelsim、Gvim，并附上详细的安装步骤和配套说明，正常来说安装配置好这些软件可能也需要花费2-3小时，所以需要大家在这里多些耐心。工欲善其事必先利其器，选择合适版本的开发软件和工具，也是往后快乐学习工作的先决条件。目前市场上主流的FPGA器件供应商主要分为Xilinx和Altera，其中Altera公司推出的FPGA软件环境为Quartus，Xilinx公司推出的FPGA软件环境为ISE和Vivado，其图标如图1所示。图1Quartus、ISE、Vivado图标 从市场
首先，上位机发送数据给FPGA开发板；然后，FPGA开发板收到数据，再回发给上位机。首先，上位机>>RS232通讯_SP3232_TTL通讯>>FPGA上位机通过串口COM2的发送脚PIN3，发送的RS232信号>>SP3232的接收脚RIN1，接收信号后(芯片内部电平转换和逻辑转换，把RS232转换成TTL信号)>>转变成TTL信号后，从ROUT1脚输出>>FPGA的接收引脚UART2_RX然后，FPGA>>TTL通讯_SP3232_RS232通讯>>上位机FPGA的发送引脚UART2_T,发送的TTL信号>>SP3232的接收脚DIN1(芯片内部电平转换和逻辑转换，把TTL转换成RS232
文章目录@[toc]1.获取安装包2.申请License3.安装高云FPGA开发环境4.安装高云MCU开发环境5.替换TangNano4K专用下载软件总结本文是高云FPGA系列教程的第1篇文章。上一篇文章分享了基于高云FPGA的开发板——TangNano4K，介绍了开发板的硬件资源以及高云FPGA的特性，文末提到高云的FPGA还不支持SerDes高速串行接口，今天（09-26）高云半导体官方发布了一款高性能的FPGA——晨曦5代（Arora-V）：高云半导体发布全新22nm高性能FPGA家族——晨熙5
FPGA是啥？你要是在百度上一查，多数会搜到什么 FieldProgrammableGateArray，现场可编程门阵列嘛，但是这句话对咱们新手理解FPGA起到的作用十分有限，其实不单是新手朋友，就连我这个玩了几个月的FPGAer也不求甚解，我脑海里隐隐约约的印象就是：FPGA是一堆数字积木，你可以用他来搭建任何需要的数字电路。 这个概念伴随了我很久，直到我看了一本关于FPGA结构的书，虽然是走马观花地浏览了一遍，但还是给了我一些启发，今天特写一篇博客记录一下我的一些感悟。 先来总结一下FPGA的基本组成：基本组成要素可编程逻辑要素：实现逻辑电路需求的电路，有乘积项
目录实验要求源代码 顶层模块 数据输入模块 ALU运算模块 结果处理模块 扫描数码管模块 扫描数码管顶层 分频器 数码管显示仿真代码结构层图管脚配置实验板卡：xc7a100tlcsg324-2L，共20个开关实验要求通过高低位控制，实现32位数据A、B及运算方式的输入，通过8个数码管显示ALU的十六进制运算结果，通过4个led灯显示4个运算信号ZFSFCFOF（判零、符号、进位、判溢） 源代码 顶层模块`timescale1ns/1psmoduleTOP(inputCLK_100M,input[15:0]in_dat
目录1.算法仿真效果2.verilog核心程序3.算法涉及理论知识概要4.完整verilog1.算法仿真效果VIVADO2019.2仿真结果如下：2.verilog核心程序moduleFSK_modulator(inputbb_clk,inputbit_in,input[15:0]cnt0,cnt1,input[7:0]step0,step1,outputreg[11:0]sin,cos);wire[11:0]sin_w,cos_w;always@(posedgebb_clk)sinv_long_w)bit_out3.算法涉及理论知识概要 频移键控是利用载波的频率变化来传递数字信息。数字频
一、AXI4接口描述通道信号源信号描述全局信号aclk主机全局时钟aresetn主机全局复位，低有效写通道地址与控制信号通道M_AXI_WR_awid[3:0]主机写地址ID，用来标志一组写信号M_AXI_WR_awaddr[31:0]主机写地址，给出一次写突发传输的写地址M_AXI_WR_awlen[7:0]主机突发长度，给出突发传输的次数M_AXI_WR_awsize[2:0]主机突发大小，给出每次突发传输的字节数M_AXI_WR_awburst[1:0]主机突发类型M_AXI_WR_awlock主机总线锁信号，可提供操作的原子性M_AXI_WR_awcache[3:0]主机内存类型，表明
最近做EDA课设，看到自己的买的板子上有蜂鸣器，所以就打算做一个FPGA控制蜂鸣器播放音乐。 这里我使用的板子是睿智助学的FPGA开发板，板子上的芯片是EP4CE6E22C8，如果是你使用的是其他开发板或者是自己做的板子，就根据原理图，在写完代码时绑定相应的引脚下载代码即可。 在FPGA上编写代码来完成播放音乐与使用STM32来实现此功能的思想不同。FPGA是用的硬件描述语言(HDL)去写的，因此在写代码的时候，心里其实就应该有一个硬件结构。根据硬件结构，通过HDL编写代码描述硬件功能，才是正确的思想。【如果把硬件描述语言单纯的认为是纯代码编写是错误的思想，与硬件贴合就是其特点】 首
