前言：本章内容主要是演示Vivado下利用Verilog语言进行电路设计、仿真、综合和下载的示例：表决器（三人表决器）。功能特性： 采用 XilinxArtix-7XC7A35T芯片 配置方式：USB-JTAG/SPIFlash高达100MHz的内部时钟速度 存储器：2MbitSRAM N25Q064ASPIFlash（样图旧款为N25Q032A）通用IO：Switch：x8LED：x16Button：x5DIP：x8 通用扩展IO：32pin音视频/显示： 7段数码管：x8VGA视频输出接口 Audio音频接口 通信接口：UART：USB转UART Bluetooth：蓝牙模块 模拟接
基于FPGA的目标实时跟踪检测(一)提示：文章写完后，目录可以自动生成，如何生成可参考右边的帮助文档文章目录前言一、系统架构二、算法设计1.RGB转YCBCR2.中值滤波算法3.帧间差分算法总结前言整体工程的架构分为了图像采集与输入部分、算法部分以及图像存储与显示部分，我主要在算法部分进行设计；设计了RGB转灰度模块、滤波模块、腐蚀膨胀模块、帧间差分模块与检测目标投票设计模块；`一、系统架构该系统框图参考：咸鱼FPGA二、算法设计1.RGB转YCBCR具体部分可以参考：FPGA实现灰度转换图像灰度处理原因：RGB色彩空间数据计算量大，每一个通道都需要大量计算，在FPGA上会耗费大量资源，而且在
个人笔记。vivado不同版本之间有可能并不兼容，需要更改一些配置即可。我现在用的是vivado2017.4版本，现在想打开vivado2018.3版本的工程，但会出现警告，主要是版本不兼容导致。可以按以下步骤来解决。1、用一个文本编辑器打开我们的工程项目.xpr，修改version和minor看到2018版本的version和minor为7和39，而2017版本为7和 35（如果不知道自己版本是多少可以用编辑器打开一个自己版本的工程查找）修改后记得保存后再打开工程2、完成第一步后打开工程如果出现报错“【Common17-70】ApplicationException:SrcMgr::crea
个人笔记。vivado不同版本之间有可能并不兼容，需要更改一些配置即可。我现在用的是vivado2017.4版本，现在想打开vivado2018.3版本的工程，但会出现警告，主要是版本不兼容导致。可以按以下步骤来解决。1、用一个文本编辑器打开我们的工程项目.xpr，修改version和minor看到2018版本的version和minor为7和39，而2017版本为7和 35（如果不知道自己版本是多少可以用编辑器打开一个自己版本的工程查找）修改后记得保存后再打开工程2、完成第一步后打开工程如果出现报错“【Common17-70】ApplicationException:SrcMgr::crea
CPLD器件（以Xilinx和Altera为例）对CPLD器件的介绍和选型仍然以主流厂商Xilinx和Altera的器件为例进行简单介绍。FPGA与CPLD的辨别和分类主要是根据其结构特点和工作原理，通常的分类方法是：将以乘积项结构方式构成逻辑行为的器件称为CPLD，如Lattice的ispLSI系列、Xilinx的XC9500系列、Altera的MAX7000S系列和Lattice(原Vantis)的Mach系列等。将以查表法结构方式构成逻辑行为的器件称为FPGA，如Xilinx的SPARTAN系列、Altera的FLEX10K或ACEX1K系列等。在以往设计中如果设计需要简单的组合逻辑电路
CPLD器件（以Xilinx和Altera为例）对CPLD器件的介绍和选型仍然以主流厂商Xilinx和Altera的器件为例进行简单介绍。FPGA与CPLD的辨别和分类主要是根据其结构特点和工作原理，通常的分类方法是：将以乘积项结构方式构成逻辑行为的器件称为CPLD，如Lattice的ispLSI系列、Xilinx的XC9500系列、Altera的MAX7000S系列和Lattice(原Vantis)的Mach系列等。将以查表法结构方式构成逻辑行为的器件称为FPGA，如Xilinx的SPARTAN系列、Altera的FLEX10K或ACEX1K系列等。在以往设计中如果设计需要简单的组合逻辑电路
欢迎订阅《FPGA学习入门100例教程》、《MATLAB学习入门100例教程》目录一、理论基础二、核心程序三、测试结果一、理论基础基于FPGA的移相波束形成结构如下图所示：
欢迎订阅《FPGA学习入门100例教程》、《MATLAB学习入门100例教程》目录一、理论基础二、核心程序三、测试结果一、理论基础基于FPGA的移相波束形成结构如下图所示：
基于Vitis-AI的yolov5目标检测模型在ZCU102开发板上的部署过程分享前言开发环境整体流程1.模型训练2.模型量化3.模型编译4.开发板运行结语前言之前本来想要做基于ZCU106的Vitis-AI开发，但是官方对106缺少相关文档说明，而我需要移植的yolov5模型需要使用Vitis-AI的2.0往后的版本来支持更新的pytorch版本，相对应的也需要更新Vitis等工具的版本，所以在缺少参考资料的情况下我选择找实验室换成了ZCU102开发板先把基本流程走一遍，这篇博客就记录了我移植yolov5模型的整个过程。开发环境硬件环境：Zcu102开发板PC机操作系统：Ubuntu18.0
基于Vitis-AI的yolov5目标检测模型在ZCU102开发板上的部署过程分享前言开发环境整体流程1.模型训练2.模型量化3.模型编译4.开发板运行结语前言之前本来想要做基于ZCU106的Vitis-AI开发，但是官方对106缺少相关文档说明，而我需要移植的yolov5模型需要使用Vitis-AI的2.0往后的版本来支持更新的pytorch版本，相对应的也需要更新Vitis等工具的版本，所以在缺少参考资料的情况下我选择找实验室换成了ZCU102开发板先把基本流程走一遍，这篇博客就记录了我移植yolov5模型的整个过程。开发环境硬件环境：Zcu102开发板PC机操作系统：Ubuntu18.0
