DDR3设计，保姆式一站式教程，看这一篇文章就够了！鉴于笔者最初接触DDR3时，被MIG那一堆信号搞得一脸懵逼，网上各种查资料的艰难回忆，决定借鉴大佬们的经验结合笔者自己的理解，整理一篇DDR3设计指南，通俗易懂，2小时速成！目录一、DDR3简介二、DDR3的各个时钟频率及带宽分析三、DDR3IP核（MIG）的使用教程四、DDR3基础篇——读写测试五、DDR仿真篇六、DDR3高级篇——模块复用一、DDR3简介以下内容为DDR3硬件基础，选择重要的进行梳理一下，了解即可。但是若想从知其然到知其所以然，高手进阶，必须要对硬件原理了解透彻。Xilinx平台DDR3设计保姆式教程（1）DDR3基础简介
多相滤波器（一）文章目录多相滤波器（一）多相抽取器多相插值器(多相内插器)利用对称性的多相插值器系数填充总结多相抽取器Figure3-26显示了多相抽取滤波器选项，它实现了计算高效的M对1多相抽取滤波器一组N个原型滤波器系数a0、a1…a(N-1)映射到M个多相子滤波器h0(n)、h1(n)…h(M-1)根据公式3-1：通过使用输入换向器将输入样本x(n)传递到它们的输入来访问多相段，该输入换向器从段索引i=M-1开始并递减到索引0。在换向器执行一个周期并将M个输入样本传送到滤波器后，单个输出被视为多相段输出的总和。输出采样率f1为f1=f/M其中f是输入数据流的采样率。观察到每个多相段都在低
多相滤波器（一）文章目录多相滤波器（一）多相抽取器多相插值器(多相内插器)利用对称性的多相插值器系数填充总结多相抽取器Figure3-26显示了多相抽取滤波器选项，它实现了计算高效的M对1多相抽取滤波器一组N个原型滤波器系数a0、a1…a(N-1)映射到M个多相子滤波器h0(n)、h1(n)…h(M-1)根据公式3-1：通过使用输入换向器将输入样本x(n)传递到它们的输入来访问多相段，该输入换向器从段索引i=M-1开始并递减到索引0。在换向器执行一个周期并将M个输入样本传送到滤波器后，单个输出被视为多相段输出的总和。输出采样率f1为f1=f/M其中f是输入数据流的采样率。观察到每个多相段都在低
文章目录前言一、LCD显示控制1.LCD显示一个字符2.LCD显示多个字符二、数字时钟输出1.数字时钟2.十进制数据拆分BCD码三、按键检测及LCD驱动1.按键检测2.LCD驱动四、总结前言软件实现了在4.3寸LCD左上角显示一个数字时钟，效果如下图所示。本文针对VGA/LCD控制时许有一定基础的人群，博主的开发环境为Quartus13.1和一个随便哪家的开发板，使用4.3寸LCD(RGB565接口)，兼容VGA，但是相关参数需要更改。软件中部分代码模块借用野火电子的软件，感谢。后文以LCD进行说明。获取源代码、字模软件、rom初始化文件等点击此处一、LCD显示控制1.LCD显示一个字符LCD
文章目录前言一、LCD显示控制1.LCD显示一个字符2.LCD显示多个字符二、数字时钟输出1.数字时钟2.十进制数据拆分BCD码三、按键检测及LCD驱动1.按键检测2.LCD驱动四、总结前言软件实现了在4.3寸LCD左上角显示一个数字时钟，效果如下图所示。本文针对VGA/LCD控制时许有一定基础的人群，博主的开发环境为Quartus13.1和一个随便哪家的开发板，使用4.3寸LCD(RGB565接口)，兼容VGA，但是相关参数需要更改。软件中部分代码模块借用野火电子的软件，感谢。后文以LCD进行说明。获取源代码、字模软件、rom初始化文件等点击此处一、LCD显示控制1.LCD显示一个字符LCD
一、跟据参考的STM32代码了解初始化流程 LCD初始化函数voidLCD_Init(void); 首先是LCD的复位voidLCD_RESET(void){ LCD_RST_CLR; //拉低复位引脚 Delay_Ms(100); //延时100ms LCD_RST_SET; //拉高复位引脚 Delay_Ms(50); //延时50ms}向LCD屏幕写入一个8位命令voidLCD_WR_REG(u8data){ LCD_CS_CLR; //拉低片选引脚 LCD_RS_CLR; //拉低dc引脚 SPI_WriteByte(SP
一、跟据参考的STM32代码了解初始化流程 LCD初始化函数voidLCD_Init(void); 首先是LCD的复位voidLCD_RESET(void){ LCD_RST_CLR; //拉低复位引脚 Delay_Ms(100); //延时100ms LCD_RST_SET; //拉高复位引脚 Delay_Ms(50); //延时50ms}向LCD屏幕写入一个8位命令voidLCD_WR_REG(u8data){ LCD_CS_CLR; //拉低片选引脚 LCD_RS_CLR; //拉低dc引脚 SPI_WriteByte(SP
写在前面 本文主要翻译自Xilinx白皮书《WP312，XilinxNextGeneration28nmFPGATechnologyOverview》，蓝色字体部分是我的理解。 这篇文章主要是从半导体工艺的角度来“吹”28nmFPGA（即7系列FPGA）的优点，涉及得到半导体工艺名词较多，由于我并不了解具体的半导体工艺，所以某些名字的翻译可能有误，如有误请指出，感谢！概述 Xilinx选择了28nmHKMG高性能、低功耗工艺技术，并将其与新的统一ASMBL™架构相结合，打造出具有更低功耗和更高性能的新一代FPGA和AllProgrammableSoC。这些器件实现了前
写在前面 本文主要翻译自Xilinx白皮书《WP312，XilinxNextGeneration28nmFPGATechnologyOverview》，蓝色字体部分是我的理解。 这篇文章主要是从半导体工艺的角度来“吹”28nmFPGA（即7系列FPGA）的优点，涉及得到半导体工艺名词较多，由于我并不了解具体的半导体工艺，所以某些名字的翻译可能有误，如有误请指出，感谢！概述 Xilinx选择了28nmHKMG高性能、低功耗工艺技术，并将其与新的统一ASMBL™架构相结合，打造出具有更低功耗和更高性能的新一代FPGA和AllProgrammableSoC。这些器件实现了前
本篇文章仅用于个人学习，如有雷同，我抄他的。跨时钟域是每个FPGA初学者都会遇到的问题，跨时钟域分情况有以下几种：单bit跨时钟域慢时钟域到快时钟域快时钟域到慢时钟域多bit跨时钟域 单bit跨时钟域慢时钟域到快时钟域 首先谈谈单bit数据的跨时钟域问题，当从慢时钟域到快时钟域时，常用方法为打两拍。首先快时钟域是肯定可以采集到慢时钟域的数据的，所以需要解决的就是亚稳态的问题。打两拍的基本原理就是，数据（处于10Mhz时钟下）在跳变过程中不是瞬时的，总有一个跳变时间。如果在clk（处于125Mhz下）的上升沿采集到了数据的跳变过程时，此时的数据是不确定的，可能是1，可能是0
